



CAPÍTULO 1

Introducción

Índice:

INTRODUCCIÓN

1. Motivaciones.....	2
2. Estado del arte	2
3. Objetivos.....	3
4. Organización del proyecto	3



1. Motivaciones

El mundo de las Telecomunicaciones está envuelto en un entorno de información tanto analógica como digital. Hoy en día tendemos a digitalizar dicha información lo antes posible para comenzar a trabajar con ella por sencillez de operación, rapidez..., pero no podemos olvidarnos de la naturaleza analógica que nos rodea, y por ello, siempre tendremos que realizar en algún momento en nuestro sistema una conversión, y éste es el lugar que ocupa nuestro convertidor.

De todos los convertidores que hemos estudiado a lo largo de estos años, hemos elegido un convertidor flash. A simple vista parece tener la arquitectura más sencilla, de hecho es lo primero que se nos viene a la mente cuando hablamos de un convertidor tipo flash. Este proyecto fin de carrera entra en el mundo de la investigación de este tipo de convertidores para estudiar una nueva arquitectura más compleja y novedosa, sin perder la esencia del funcionamiento del convertidor flash.

2. Estado del arte

La mayoría de las fuentes de información prácticas, señales de voz, audio, video, biológicas, etc., son de naturaleza analógica, esto hace necesaria una conversión de formato analógico a digital si se pretende realizar sobre la señal de información algún tipo de procesamiento digital, de filtrado o análisis espectral.

Este convertidor toma su significado dentro del marco del proyecto de investigación **Witness** (**W**ireles **T**echnologies for small area **N**etworks with **E**MBEDDED **S**ecurity and **S**afety), en el cual encontramos por ejemplo que señales emitidas por sensores adheridos a nuestro cuerpo requieren de esta conversión A/D para poder ser procesadas digitalmente y así generar una respuesta electrónica a nuestro estímulo.

Tradicionalmente la arquitectura de un convertidor analógico-digital flash venía siendo una escalera de resistencias (divisor de tensión) tras la cual colocábamos un banco de comparadores. Este proyecto fin de carrera aportará una nueva arquitectura basada en el concepto de la interpolación capacitiva, optimizada para trabajar a muy alta frecuencia.

Se trata pues de un proyecto ambicioso y novedoso que aportará una **nueva línea de investigación** en el Departamento de Electrónica ya que nunca antes se había investigado este tipo de convertidores analógico-digitales.



3. Objetivos

El objetivo con el cual se inicia este proyecto es conseguir un **convertidor A/D flash de 6 bits con una arquitectura de interpolación capacitiva**, funcionando a alta velocidad (500 MHz) y óptimo en consumo (dentro de los mínimos requeridos por la elevada frecuencia de operación).

Como veremos, para lograr nuestro convertidor necesitaremos diseñar sus componentes (preamplificadores y comparadores) con unas especificaciones concretas además de un estudio teórico exhaustivo de la nueva arquitectura flash a desarrollar.

Para el diseño del convertidor usaremos la herramienta informática de diseño de circuitos **Cadence**.

Al tratarse de un proyecto de investigación del cual tan solo partimos con algunos conceptos, hemos tenido que ir diseñando cada uno de sus componentes paso a paso, solventando los distintos inconvenientes que un trabajo de investigación sufre en su camino para que finalmente el conjunto funcione adecuadamente.

Todos los objetivos alcanzados se detallan en los siguientes capítulos de este proyecto, mostrándoles a continuación su organización.

4. Organización del proyecto

Los capítulos de los que consta este proyecto son:

CAPÍTULO 1: INTRODUCCIÓN

Se plantea el por qué de este proyecto fin de carrera, sus innovaciones..., dando una idea general del mismo.

CAPÍTULO 2: ARQUITECTURA DEL CONVERTIDOR

Revisión teórica de la nueva arquitectura usada para el convertidor flash. Fundamento teórico y funcionamiento de la interpolación capacitiva.



CAPÍTULO 3: PREAMPLIFICADORES

Características de los preamplificadores requeridos. Diseño de los mismos hasta conseguir cumplir con las especificaciones. Problemas encontrados durante el diseño.

CAPÍTULO 4: BANCO DE COMPARADORES

Especificaciones requeridas a los comparadores. Diseños y resultados. Problemas encontrados y solventados durante el diseño.

CAPÍTULO 5: ETAPA SIMPLE

Probamos en el esquema más simple posible la etapa de entrada que clasificará los distintos umbrales de referencia en la primera etapa que vamos a usar en nuestro diseño. Llaves CMOS utilizadas. Problemas y soluciones al clock feed-through. Timing del diseño.

CAPÍTULO 6: FLASH DE 2 BITS CON INTERPOLACIÓN CAPACITIVA

Una vez hemos desarrollado la unidad mínima para establecer los niveles de referencia en la etapa de entrada al convertidor, pasamos a diseñar un flash de 2 bits en el cual ponemos a prueba la arquitectura de interpolación.

CAPÍTULO 7: FLASH DE 6 BITS CON INTERPOLACIÓN CAPACITIVA

Extrapolamos los resultados obtenidos en el flash de 2 bits para el diseño del flash de 6 bits con interpolación capacitiva, objetivo de este proyecto fin de carrera.

CAPÍTULO 8: CONCLUSIONES

Visión general del proyecto. Posibles líneas futuras a desarrollar.

CAPÍTULO 9: BIBLIOGRAFÍA

Documentación utilizada en la realización del proyecto. Artículos y libros consultados.



ANEXO 1: FICHEROS CADENCE

Librerías y ficheros creados en CADENCE para la ejecución de este proyecto fin de carrera. Enumerados y descritos con todo detalle para que puedan ser usados con posterioridad.