

III. CONCLUSIONES

Conclusiones

En este trabajo se han visto varios aspectos acerca del clock skew dentro de un sistema digital síncrono. El clock skew es hoy en día uno de los parámetros más importantes que impone limitaciones en el funcionamiento y fiabilidad de un sistema digital. Es por ello que en la actualidad sea uno de las áreas dentro de la electrónica de alto nivel de integración (VLSI) a la cual se dedica más tiempo.

En primer lugar se ha visto el papel que juega una red de distribución de reloj dentro de un sistema digital síncrono. Ésta se encarga de llevar la señal de reloj a todos los registros síncronos del sistema. Se han de cumplir unos requisitos de calidad mínimos que se requieren para el buen funcionamiento del sistema (clock skew, clock jitter, disipación de potencia). Una red jerárquica es la mejor solución a la hora de implementar la red de distribución de reloj por varias causas. La principal de ellas es que permite la partición del sistema en varios bloques funcionales sin que la distribución de la señal de reloj sea un problema. Existirá una parte global dentro de la red que lleve la señal de reloj a todos los puntos del circuito. Los siguientes niveles jerárquicos inferiores distribuyen la señal dentro de cada bloque funcional específico. Esto permite la selección de diferentes topologías para cada bloque funcional dependiendo de los requerimientos del mismo. También se presentaron las diferentes topologías que se pueden utilizar para implementar la red de reloj: árbol de buffers, árbol simétrico en H o en X, malla y rejilla.

A continuación, una vez presentadas las redes de distribución de reloj, se procedió a realizar un exhaustivo análisis del clock skew. Se partió de una visión teórica del clock skew: qué es (explicación desde el punto de vista temporal y qué restricciones impone al funcionamiento de un sistema digital síncrono) y cuáles son las fuentes que lo provocan (variaciones en los parámetros del circuito y de los procesos de fabricación). Uno de los principales objetivos del trabajo era la búsqueda de unas ecuaciones que nos calculen el valor del clock skew para una red de distribución de reloj. Para ello se han presentado tres modelos propuestos por autores diferentes y que nos dan una estimación del clock skew desde el punto de vista estadístico, ya que el valor depende de las tolerancias de los parámetros de la red.

La tercera parte del trabajo es probablemente la más importante, ya que es la que da unos resultados innovadores no existentes hasta entonces. Se realizó un análisis exhaustivo de los tres modelos mediante diversas simulaciones sobre un árbol en implementado en la tecnología de 130 nm (topología más adecuada para la parte global de una red de distribución de reloj jerárquica). Para ello se propuso una metodología de diseño que optimiza diversos parámetros del árbol (interconexiones y buffers para tener un menor retraso de propagación). Para las simulaciones se desarrolló la aplicación “*equations*” en lenguaje JAVA y que permite el cálculo de las estimaciones del clock skew en un árbol en H de acuerdo a las ecuaciones de los tres modelos estudiados. Gracias a esta aplicación y con los valores de los parámetros de las tecnologías de 100 nm, 70 nm y 45 nm, se presentaron las predicciones para el valor del clock skew en el árbol en H para futuras tecnologías de fabricación.

Con respecto a los modelos, las principales conclusiones a las que se llegaron es que el modelo 3 es el que nos da una estimación más aproximada a la realidad, ya que tiene en cuenta en sus cálculos la correlación existente entre las partes comunes de los paths de reloj dentro de una red de distribución de reloj. Sus estimaciones son menos conservadoras que las del modelo 1, el cual sólo nos da una cota superior al no tener en cuenta la correlación entre paths. El modelo 2 no se puede comparar directamente con los modelos 1 y 3, ya que la topología del árbol en H sobre el que se aplica es diferente (no tiene buffers intermedios y las líneas de transmisión son dimensionadas en ancho para evitar reflexiones de señal en los puntos de ramificación).

Hay que tener en cuenta que la validez de estas simulaciones es fuertemente dependiente de la precisión con que den los valores de las tolerancias de los parámetros del circuito y de los procesos de fabricación. La búsqueda de estos parámetros fue una de las mayores dificultades encontradas, ya que estos valores nunca se encontraron de un modo claro (la fiabilidad de que estos valores sean realmente correspondientes con la realidad). No se puede asegurar en ningún momento que los valores numéricos de las simulaciones realizadas sean los correspondientes con la realidad en el caso de tenerse un árbol en H diseñado y fabricado tal como el que se ha propuesto teóricamente. Sin embargo, de modo cualitativo y cuantitativo, los valores que se obtienen de las

simulaciones de cada modelo si son concluyentes tal como se ha comentado previamente.

Otra conclusión que se extrajo de las simulaciones de los modelos, tras aplicarlos a árboles diseñados con tecnologías futuras (más modernas a la de 130 nm), es que la topología simétrica en árbol en H no es suficiente para que el clock skew sea lo suficientemente pequeño como para cumplir la regla de diseño del 10 % (relación máxima entre clock skew y periodo de la señal de reloj). El motivo es que la constante RC, tanto de los buffers como de las líneas de interconexión, aumenta en las nuevas tecnologías, por lo que el retraso de propagación es mayor y, consecuentemente, el clock skew también. Para la parte global de una red de distribución de reloj se necesitan métodos adicionales para tener un bajo clock skew. Estos podrían ser circuitos de deskew o realimentaciones aparte de la estructura simétrica en árbol en H.

Para finalizar se puede decir que se han logrado los principales objetivos con los que este trabajo se iba a realizar. Se han comparado los pocos documentos existentes que tratan el clock skew desde el punto de vista de obtención de ecuaciones estadísticas para una red simétrica. Sin embargo, la mayor incertidumbre que deja el trabajo es la veracidad de los resultados numéricos para un caso real, ya que todo se ha realizado desde un punto de vista teórico y nunca práctico. La dificultad para encontrar los parámetros de las diferentes tecnologías de fabricación alberga dudas acerca de la similitud de las estimaciones con un hipotético caso real.