

4 Propuesta hardware

4.1 FPGA

4.1.1 Modelo funcional

Correspondiendo con el hardware de la *merging unit*, el software se divide en tres bloques de programa, que implementan respectivamente las tres funciones mencionadas anteriormente de sincronización, adquisición y unión de los valores muestreados, y transmisión de paquetes. Las funciones del software de la *merging unit* incluyen principalmente tres aspectos: adquisición de las señales externas de sincronismo y envío de la orden de sincronización al controlador analógico/digital, recepción y procesamiento de los canales de datos, y transmisión del valor de la muestra al equipamiento secundario. Debido a la gran demanda de transmisión de datos en tiempo real, es necesario emplear un software de tiempo real altamente eficiente.

4.1.2 Fabricantes

Los principales fabricantes de FPGAs son Xilinx, Altera y Actel, este último dedicado sobre todo al sector espacial. Ambos fabricantes tienen desarrollados para las distintas familias IP cores (*Intellectual properties*), que facilitan la labor del diseñador.

4.1.2.1 Xilinx

Dentro de **Xilinx** destacan las siguientes familias de FPGAs:

Virtex-5: destaca la alta integración de celdas lógicas que presenta, hasta 300000. Su versatilidad en la conectividad queda patente en algunas de las series pues tienen hasta 1200 pines de entrada/salida. Además existen algunos dispositivos que contienen hasta dos procesadores PowerPC 440 y hasta 24 *transceivers* de bajo consumo para interfaces serie de alta velocidad. Dentro de esta familia nos encontramos con las siguientes series:

- LX: optimizadas para aplicaciones con altos requisitos en hardware.
- LXT: optimizada para aplicaciones con altos requisitos en hardware y conectividad serie de bajo consumo.
- SXT: optimizada para aplicaciones DSP y aplicaciones que hagan un alto uso de la memoria.
- FXT: optimizada para procesamiento embebido y aplicaciones que hagan un alto uso de la memoria y necesiten una alta velocidad en las conexiones serie.

Virtex-4: hasta 500 MHz. Procesador empotrado PowerPC de 450 Mhz. Alta integración de celdas lógicas, hasta 200000. Existen principalmente tres dominios de aplicación:

- LX: aplicaciones con altos requisitos en hardware.
- SX: elevadas prestaciones en el procesamiento de señal.
- FX: procesamiento embebido y conectividad serie.

Spartan-3: se trata de una familia menos potente que las dos anteriores, orientada a aplicaciones de baja potencia, sensibles al coste, y de alto volumen de distribución. Esta familia incluye a los siguientes dispositivos.

- Spartan 3A, con un consumo de potencia muy bajo comparado con dispositivos estándar:
 - Spartan 3A DSP: especialmente diseñada para procesado digital de señales y aplicaciones de coprocesado.
 - Spartan 3AN (*FPGA-Non volatile*)
- Spartan 3E.
- Spartan 3.

4.1.2.2 Altera

Por otra parte, dentro del fabricante **Altera** se tienen las siguientes familias:

Cyclone: concebidas como las FPGAs de bajo coste de Altera.

- Cyclone III: hasta 119000 elementos lógicos (LEs) y 3.8 Mbits de memoria.
- Cyclone II: hasta 68000 elementos lógicos (LEs) y 1.1 Mbits de memoria).

Stratix:

- Stratix IV: hasta 681000 celdas lógicas (LEs) y 31 Mbits de memoria RAM.
- Stratix III: hasta 338000 elementos lógicos (LEs) equivalentes y 20 Mbits de memoria RAM.

Arria:

- Arria GX: hasta 90000 elementos lógicos equivalentes (LEs) y 4.5 Mbits de memoria RAM.

4.1.3 Procesadores empotrados

Empotrar un microprocesador en una FPGA tiene muchas ventajas. La mayoría de ellas derivan de la flexibilidad que le otorga la FPGA, pues se puede personalizar el microprocesador eligiendo las características que se desea que tengan.

4.1.3.1 Procesadores soft y hard

Los procesadores *hard* son aquellos que se implementan sobre un área de Silicio dedicada a ellos y que ya están incluidos dentro del chip de la FPGA. Este es el caso del PowerPC 405 para las familias Virtex-II y Virtex 4 (Xilinx).




Imagen 6. Virtex-II Pro con procesadores hard PowerPc

Por el contrario, los procesadores *soft* se construyen usando la lógica general de las FPGAs. Es decir, se describen mediante un lenguaje de descripción hardware (HDL) o netlist. A diferencia del procesador *hard*, el *soft* se debe sintetizar y ajustar a la estructura de la FPGA.

En ambos casos (procesadores *soft* y *hard*), los buses, memorias locales, periféricos e interfaces se deben implementar a partir de la lógica de la FPGA. Si el diseñador necesita utilizar periféricos que no son estándares, se puede solucionar fácilmente empleando procesadores empotrados.

4.1.3.2 Ventajas

Los procesadores empotrados ofrecen muchas ventajas con respecto a los microprocesadores tradicionales.

En primer lugar existe la posibilidad de ajustarlo a las necesidades de cada aplicación. El diseñador tiene completa libertad y flexibilidad para seleccionar cualquier combinación de periféricos e interfaces. De hecho, el diseñador puede idear nuevos periféricos que se conecten directamente al bus del procesador.

Por otra parte existe la posibilidad de actualizar el sistema empotrado, esto es de especial interés en aquellos sistemas en los que la vida del producto debe ser superior que el tiempo de vida de un componente electrónico normal. Para este tipo de situaciones los procesadores *soft* son una excelente elección, ya que el código HDL de los procesadores puede ser actualizado.

Debido a la versatilidad que presentan las FPGAs, sistemas compuestos por múltiples dispositivos pueden ser sustituidos por un FPGA. Este podría ser el caso en el que se necesitase un co-procesador junto al procesador. De tal forma que se podrían integrar dentro de la fpga, reduciendo el tamaño de la placa y la gestión del número de dispositivos a usar, lo que implica una reducción en costes y tiempo.

Quizás el argumento más convincente para la elección de procesadores empotrados en FPGAs sea la capacidad para coordinar software y hardware permitiendo aumentar la eficiencia y realizabilidad. Por ejemplo, si en un algoritmo software se detecta un cuello de botella, se puede optimizar co-procesándolo de forma hardware. Con las actuales herramientas de diseño hardware se puede pasar de software a hardware fácilmente ya que con pocos cambios en el código C es fácil adaptarlo a un diseño hardware.

4.1.3.3 Desventajas

A diferencia de los procesadores tradicionales, hay que diseñar la plataforma para los procesadores empotrados. Debido a la integración hardware y software que deben presentar las herramientas de diseño la complejidad del software de desarrollo es mayor. Esta complejidad requiere una mayor atención por parte del diseñador.

4.1.3.4 Periféricos e interfaces de memoria

Para facilitar el diseño de procesadores empotrados tanto Xilinx como Altera ofrecen un elevado número de librería de IP (*Intellectual Properties*), que permiten generar los periféricos y los interfaces de memoria. Algunos de estos periféricos e interfaces son:

- Periféricos:
 - Dispositivos generales de entrada/salida
 - *Timer*
 - *Debug*
 - *SPI*
 - *DMA Controller*
 - *Ethernet*
- Interfaces de memoria:
 - SRAM
 - FLASH
 - SDRAM
 - DDR SDRAM (solo Xilinx)

- Compact Flash

4.1.4 Comparativa procesadores empotrados

4.1.4.1 Microblaze

Microblaze es un procesador RISC de 32 bits de tipo *soft* con una arquitectura de tipo Harvard. Posee 12 registros de propósito general, una ALU y tiene la posibilidad de usar tanto los bloques RAM dentro del chip como memoria externa. Con este procesador se tiene completa flexibilidad para seleccionar los periféricos, memoria e interfaces que sean necesarios.

Mediantes las herramientas de configuración se pueden elegir tres niveles para la MMU/MPU:

- MMU (con privilegios, protección de memoria y traducción de direcciones virtuales)
- MPU (con privilegios y protección de memoria)
- Con privilegios

Con objeto de poder acelerar algunos algoritmos críticos se permite el empleo de coprocesadores gracias a FSL (*Fast Simple Link*). Los canales FSL son canales dedicados punto a punto. Cada canal proporciona una baja latencia con la interfaz del procesador, lo que lo hace ideal para extender aumentar la funcionalidad del procesador gracias a la adición de hardware especializado que permite acelerar el sistema.

Microblaze introduce de forma opcional una unidad de punto flotante compatible con IEEE-754 optimizadas para aplicaciones empotradas tales como control industrial, automoción y automatización.

A continuación se muestran algunas de las características de este procesador:

- Multiplicador hardware
- Divisor hardware
- Soporte para excepciones
- Unidad de punto flotante (FPU)
- MMU/MPU
- Memoria caché (2 KB – 64 KB)
- Microcaché (64 B – 1024 B)
- Bus PLB
- Bus para periféricos OPB (*On-Chip Peripheral Bus*)
- Bus de memoria local LMB (*Local Memory Bus*)

4.1.4.2 PowerPC 440

La tecnología Virtex-5 ofrece hasta dos procesadores PowerPC 440 (procesadores tipo *hard*). Se trata de un procesador de 32 bits de tipo RISC. Consigue hasta 1100 DMIPs a 550 MHz y hasta 2200 DMIPs usando los dos procesadores. Entre sus características destacan:

- Multiplicador de un solo ciclo
- Multiplicador con acumulador de un solo ciclo
- Soporte para *big-endian* y *little-endian*
- 32 KB de caché de instrucciones
- 32 KB de caché de datos
- Interfaz PLB




Imagen 7. Diagrama de bloques del procesador PowerPC 440

4.1.4.3 PowerPC 405

Se trata de un procesador de tipo *hard*, integrado en algunas de las FPGAs de Xilinx. Es un procesador de 32 bits, de tipo RISC con arquitectura Harvard. Consigue hasta 450 DMIPs a 450 Mhz. Otras características a destacar son:

- Tiene multiplicadores y divisores hardware.
- Registros de propósito general de 32 bits.
- MMU.
- Tamaño de página variable (1-16 Kbps).
- Debugger.
- Soporta transferencia de palabras de hasta 32 bits en una instrucción.

- Instrucciones de 32 bits y datos de 64 bits.

4.1.4.4 Leon

Se trata de un procesador que, a diferencia de los procesadores desarrollados por Xilinx y Altera, son independientes de la plataforma en la que se deseen integrar. Es un procesador de 32 bits conforme a las especificaciones del juego de instrucciones SPARC V5. Las fuentes completas de este procesador se distribuyen bajo licencia GNU LGPL, junto a las herramientas necesarias para la correcta configuración del modelo.

Mediante el empleo del bus AMBA (*Advanced Microcontroller Bus Architecture*) se permite la adición de periféricos, aumenta la flexibilidad del sistema. Entre las características de este procesador destacan:

- Cachés de instrucción y datos independientes.
- ALU para multiplicación y división hardware.
- Interfaz para unidades de coma flotante y coprocesadores.
- Bus AMBA.
- Controlador de interrupciones.
- Controlador de memoria para SDRAM en modo 32 bits y para SRAM y ROM en modo configurable de 8, 16 y 32 bits.
- Puertos de entrada y salida de 16 bits.
- Dos UARTs.
- Dos *timers* de 24 bits.
- Unidad de soporte de depuración (DSU).

Las dos principales ventajas de procesador LEON son que se trata de un procesador de código abierto y que además no está ligado a ninguna tecnología de FPGA concreta.

4.1.4.5 NIOS II

Se trata de un procesador de propósito general de tipo RISC que proporciona:

- Conjunto de instrucciones de 32 bits, camino de datos y espacio de direcciones.
- Registros de propósito general de 32 bits.
- 32 fuentes de interrupción externas.
- Instrucciones simples de multiplicación de 32 bits x 32 bits y divisores que producen un resultado de 32 bits.
- Instrucciones dedicadas para computar productos de 64 y 128 bits.
- Instrucciones en punto flotante para operaciones de precisión simple en punto flotante.
- Acceso a periféricos dentro del chip y a interfaces hacia periféricos y memorias externos.
- *Debugger*.
- MMU opcional para soportar sistemas que la necesiten.

- MPU opcional.
- Integración con el analizador *Altera's SignaTap* que permite realizar análisis en tiempo real de instrucciones y datos con otras señales de la FPGA.
- 250 DMIPS.




Imagen 8. Ejemplo de sistema basado en NIOS II

4.1.4.6 Resumen

A continuación se muestran dos tablas de los principales fabricantes de FPGAs y los procesadores empotrados:

Procesador	Tipo de Procesador	Familia	Velocidad Conseguida (MHz)	DMIPs Conseguido
NIOS	Soft	Stratix-II	180	
NIOS II	Soft	Stratix-III		250
NIOS II	Soft	Cyclone-II		100

Tabla 1. Altera

Procesador	Tipo de Procesador	Familia	Velocidad Conseguida (MHz)	DMIPs Conseguido
PowerPC 440	Hard	Virtex 5	550	1100
PowerPC 405	Hard	Virtex 4	450	700
Microblaze	Soft	Virtex 5	210	240
MicroBlaze	Soft	Virtex-II Pro	160	184
MicroBlaze	Soft	Spartan-3	100	115

Tabla 2. Xilinx

4.2 Controlador Ethernet

En la norma IEC 61850, todas las comunicaciones en una subestación están basadas en interfaces lógicas, y permite la eliminación del cableado entre los transformadores y los dispositivos de control, protección y monitorización. Las aplicaciones del bus de proceso permiten el muestreo y la digitalización de señales provenientes de transformadores convencionales o no para su transmisión a una o más unidades de control o protección. El gran flujo de datos necesario hace que Ethernet se plantee como una buena opción a la hora de elegir tecnología de comunicación.

4.3 Comunicaciones inalámbricas – 802.15.4

4.3.1 Necesidad

Con la ratificación del estándar de comunicaciones 802.15.4, las empresas están integrando sistemas inalámbricos completos en chips semiconductores del tamaño de un botón, permitiendo a los diseñadores de sistemas empotrar en dispositivos de uso diario sensores y capacidades de control de bajo coste y baja potencia. Hoy en día se están instalando redes que cumplen el estándar 802.15.4 en sistemas de monitorización en el hogar y productos de control tales como detectores de humo, de tal forma que, por ejemplo, una unidad en el sótano de un edificio pueda notificar de forma inalámbrica a los ocupantes de la tercera planta en caso de que exista algún problema, o incluso llamar por teléfono al dueño de la casa. Los dispositivos de aire acondicionado de los hoteles se pueden controlar remotamente –y su eficiencia se puede monitorizar desde la central–, reduciendo los costes energéticos y de personal. Los dispositivos de medición que soporten 802.15.4 pueden ahorrar mucho dinero eliminando la necesidad de realizar de forma manual la lectura de los contadores eléctricos, de gas y de agua localmente.

Pero, aunque la especificación de 802.15.4 ha sido ratificada, el protocolo no es la solución para todos los problemas. En su nivel más básico, 802.15.4 simplemente

asegura la interoperabilidad con otros productos que también cumplan el estándar. Los aspectos más complejos de aplicación, arquitectura y plataforma que deben ser considerados son tan diversos como las potenciales aplicaciones de 802.15.4.

En el caso que nos ocupa, la funcionalidad inalámbrica aportará ciertas características importantes al funcionamiento de la *merging unit*, así como una mejora de las posibilidades de cara a una futura ampliación. En primer lugar, se podrá contar con la posibilidad de configuración sin necesidad de establecer una conexión física con la *merging unit*. De esta forma, no hay que desconectar ni utilizar ningún otro elemento (por ejemplo, la conexión Ethernet), y se minimizan los tiempos de no funcionamiento del dispositivo por reconfiguración.

Por otra parte, si se encuentran en la misma subestación, la *merging unit* se podría comunicar con los equipos de protección y control de manera inalámbrica, estableciendo un canal redundante de comunicación entre ambos dispositivos y mejorando por tanto la fiabilidad del sistema. Otra posibilidad futura es el empleo de sensores inalámbricos, que transmitan valores de tensión y corriente sin necesidad de emplear un cable o fibra óptica, disminuyendo así los costes de instalación y aumentando de paso la fiabilidad de estos dispositivos, ya que no es necesario un mantenimiento del medio físico.

4.3.2 Características principales

Las redes que cumplen con el estándar 802.15.4 tienen diversas características que las diferencian de las redes inalámbricas convencionales de área local, tales como IEEE 802.11. Un nodo de red 802.15.4 tiene las siguientes características:

Baja potencia – Muchas aplicaciones han de ejecutarse de manera desatendida durante años empleando baterías. Los nodos 802.15.4 comerciales consumen aproximadamente 50mW en estado activo, y menos de un microvatío en estado de espera. Estos sistemas durarían 2.5 días si estuvieran activos todo el tiempo con una batería de 3 Wh, pero con un ciclo de trabajo del 0.1%, el mismo sistema durará más de 6 años sin cambiar la batería.

Tasas de datos relativamente bajas – En muchas aplicaciones no es necesario contar con altas tasas de transmisión de datos. La especificación 802.15.4 define una tasa de comunicación de 250kbps, que es más que adecuada para aplicaciones de sensado y control de baja tasa de transmisión.

Bajo coste – La red 802.15.4 ha sido concebida para utilizarse en un amplio espectro de productos, para muchos de los cuales es fundamental el precio. Pero es posible adquirir sistemas en chips que cumplan 802.15.4 por menos de 3€, haciéndolo adecuado para diversas aplicaciones comerciales y de consumo. Naturalmente, la ley de Moore, al igual que para los dispositivos de silicio, se puede aplicar también a los RFIC, así que el precio

de los semiconductores de 802.15.4 continuará bajando, permitiendo aplicaciones que abarquen muchos más ámbitos.

Operación fiable y autónoma – Ya que las redes 802.15.4 suelen tener más nodos que personas encargadas, los nodos deben ser de fácil despliegue, operar fiablemente sin intervención humana y poder autorrepararse. Un fallo de un nodo en concreto no debe interrumpir la operación de la red entera.

Basado en estas características, a continuación se presentan las principales consideraciones que se han de tener en cuenta antes de diseñar una solución empotrada de 802.15.4, incluyendo asuntos como las topologías de red, opciones de interoperabilidad, niveles de seguridad y diferencias de plataformas.

4.3.3 Consideraciones en la arquitectura

El estándar 802.15.4 provee seguridad de red y soporte para aplicaciones operando sobre los estándares inalámbricos IEEE 802.15.4 MAC y PHY. Emplea un conjunto de tecnología para permitir redes escalables, autoorganizadas y autorreparables que puedan gestionar una gran variedad de patrones de tráfico de datos.

Aunque 802.15.4 se suele considerar sinónimo de las arquitecturas de red inalámbrica de malla, el estándar soporta numerosas topologías de red, incluyendo estrella, árbol o híbrido estrella-malla. Por tanto, la primera consideración a tener en cuenta es la elección de la configuración de red de manera que se adecúe mejor a las necesidades de la aplicación requerida.

En cualquier red –inalámbrica o no– la fiabilidad de la comunicación entre cualquier par de nodos se degrada por tres causas: atenuación, interferencia y multitrayecto. En las redes inalámbricas, la transmisión de datos sobre un medio incontrolado –el aire– y la degradación de la señal se convierten en una importante consideración en el diseño de la red.

Atenuación – Las ondas de radio se atenúan con la distancia. En el espacio libre, la atenuación sigue una ley cuadrática inversa –doblar la distancia resulta en una reducción en 4 veces de la amplitud– pero en los espacios físicos reales, con más desorden, los exponentes de pérdidas de 3 ó 4 son comunes. Además, las ondas de radio se atenúan más aún al atravesar materiales sólidos, como puertas o muros.

Interferencia – Cuando las fuentes electromagnéticas generan señales en la misma banda de frecuencias que la señal de radio transmitida, el receptor de radio experimenta interferencia, que puede provenir de radiadores intencionales, tales como otros transmisores de radio, o no intencionales, como hornos microondas. Las técnicas de

espectro expandido, ya sea de salto de frecuencia o de secuencia directa, ofrecen cierto grado de inmunidad a las interferencias.

Multitrayecto – Cuando una señal de radio transmitida llega a un receptor por dos o más caminos (por ejemplo, debido a reflexiones en objetos cercanos), las múltiples señales se combinan en la antena del receptor. La longitud de onda para la banda ISM de 2.4 GHz es 12 cm., así que cuando los caminos directos y reflejados difieren en 12+6cm. (1.5 longitudes de onda), las señales se cancelan una con otra.

Si la fiabilidad de los datos es un aspecto clave, las topologías de red de malla ofrecen la mejor protección contra ese fenómeno de la degradación de la señal. Colocando receptores y transmisores 802.15.4 cercanos entre sí, los efectos destructivos de los tres problemas anteriores se reducen notablemente. Los caminos redundantes de las redes en malla aseguran rutas de datos alternativas y ningún punto de fallo debe hacer que la red falle.

Pero otras aplicaciones pueden requerir que los routers 802.15.4 extiendan el alcance de la red actuando como relés para nodos que están demasiado lejos como para comunicarse directamente. Además, el despliegue puede recaer en routers que funcionan con baterías que necesitan un alto porcentaje de periodo de inactividad para preservar su periodo de funcionamiento.

4.3.4 Seguridad

La mayoría de las soluciones 802.15.4 requerirán cierto nivel de seguridad para ser diseñadas en los dispositivos. Afortunadamente, 802.15.4 dispone de un conjunto de herramientas de especificaciones de seguridad y software. Está basado en un algoritmo AES de 128 bits e incorpora fuertes elementos de seguridad. En la pila de protocolos de 802.15.4 se define la seguridad para las capas MAC, de red y de aplicación. Sus servicios de seguridad incluyen métodos para establecimiento y transporte de claves, gestión de dispositivos y protección de tramas.

En este nivel, se afrontan decisiones tales como la necesidad de encriptar la trama de datos, así como la longitud del código de autenticación (8, 16, 64 bits...) etiquetada al final de la trama. Algunas aplicaciones básicas pueden no requerir autenticación, y por tanto, tienen la ventaja de una carga menor en el paquete. Estas opciones de integridad de datos permiten a los desarrolladores llegar a un compromiso entre la protección del mensaje y la carga extra necesaria. En el caso que nos ocupa, los valores muestreados obtenidos de los transductores tendrán un rango limitado de valores válidos, y no requerirán encriptación, pero sí será importante asegurar que el origen está autenticado.

Es importante decidir también dónde aplicar seguridad: en la capa MAC, de red o de aplicación. Si se requiere el mecanismo de seguridad más efectivo posible, se aplicará la

seguridad en la capa de aplicación. La seguridad ahí implementada utiliza una clave de sesión única que sólo puede ser autenticada y descryptada por otro dispositivo que posea la clave. Este enfoque protege tanto contra ataques internos como externos, pero requiere más memoria para ser implementado.

La seguridad en las capas MAC y de red básicamente busca el mismo propósito: asegurar transmisiones de un solo salto. La capa MAC inherentemente media el acceso al medio compartido y controla las transmisiones de un salto entre dispositivos vecinos. 802.15.4 añadió una capa de seguridad opcional para incluir funciones adicionales no disponibles en la capa MAC, incluyendo la posibilidad de rechazar tramas de datos si no se puede verificar que sean recientes. Pero estas dos capas de seguridad emplean una clave global que comparten todos los dispositivos 802.15.4 en la red. La seguridad de las capas MAC y de red es buena para aplicaciones que necesitan protección contra ciertos tipos de ataques contra la infraestructura; por ejemplo, protección frente a un dispositivo malintencionado introducido a propósito en la red. Si un desarrollador necesita establecer una ruta entre dos dispositivos y las tramas de la capa de red no son seguras, este dispositivo malintencionado podría interceptar los paquetes.

La seguridad de 802.15.4 también introduce el concepto de un “Centro de confianza”, que permite a los dispositivos de la red distribuir claves, permitiendo seguridad extremo a extremo entre dispositivos. En este caso, los desarrolladores han de elegir entre dos modos de centro de confianza según la aplicación que requieran: el *modo residencial* es más ligero, pero no establece claves y no es escalable con el tamaño de la red. El *modo comercial* establece y mantiene claves, y se escala bien al tamaño de la red, pero consume significativamente más memoria.

4.3.5 Interoperabilidad

Aunque 802.15.4 es un estándar abierto, concede a los diseñadores de sistemas una gran libertad en la proporción del producto quieren dejar abierta a terceros. Como se comentó anteriormente, el estándar 802.15.4 define solo las capas de red, seguridad, e interfaz de aplicación. Se puede elegir entre licenciar toda la torre de protocolos, que puede incluir perfiles de aplicación para un producto específico, o simplemente dar permisos al nivel de red para una básica interoperabilidad de nivel de red.

Ya que 802.15.4 no define una capa de transporte, es importante determinar cómo se transportan los datos, debiendo decidir entre crear el mecanismo de transporte, o simplemente construyendo la aplicación sobre un chip 802.15.4 con una capa de transporte integrada.

4.3.6 Consideraciones de plataforma

802.15.4 aporta una red estándar y una plataforma de aplicación sobre la cual se pueden desarrollar aplicaciones sin preocuparse de temas de redes y radiofrecuencia. Pero la plataforma estándar de 802.15.4 no asegura de por sí un fácil desarrollo del producto. El mercado ofrece una diversa mezcla de componentes de diversos fabricantes necesarios para construir aplicaciones compatibles con 802.15.4, incluyendo transceptores de radiofrecuencia, microcontroladores, memoria flash ROM, torres de protocolos específicas del fabricante y herramientas de desarrollo de aplicaciones.

Un sistema 802.15.4 requiere un transmisor de radiofrecuencia, un microcontrolador o un procesador digital de señales para el procesamiento de la aplicación, y una torre de protocolos 802.15.4. Hasta hace poco, la mayoría de las soluciones consistían en el uso de diverso software en varios chips, fruto de asociaciones entre múltiples fabricantes. Hoy en día, las plataformas totalmente integradas de un solo fabricante están empezando a aparecer en el mercado. Una plataforma de varios fabricantes ofrece menores costes iniciales, aunque pueden aparecer numerosos problemas provenientes de las incompatibilidades entre los diversos sistemas integrados. Sin embargo, una plataforma de un solo fabricante, es más cara, aunque facilita la tarea de desarrollo y evita algunos retrasos inherentes a las soluciones provenientes de diferentes fabricantes de hardware y software.

En el desarrollo de sistemas inalámbricos se ha de considerar también la profundidad de la torre de protocolos. En general, mientras más alta sea la pila, menor será el esfuerzo de desarrollo. Una pila que lo tenga todo desde la capa física hasta la de transporte, llegando hasta los perfiles 802.15.4, permitirá que se puedan concentrar los esfuerzos en la ingeniería o en el desarrollo de aplicaciones, en lugar de en cómo se transportan los paquetes entre los nodos.

4.4 Memoria

Para un correcto procesado en la *merging unit*, será necesario disponer de cierta capacidad de almacenamiento, que se empleará tanto para almacenar las instrucciones del programa como durante el funcionamiento habitual del dispositivo, durante el cual las muestras serán almacenadas, antes de ser transmitidas por el puerto Ethernet siguiendo el protocolo IEC 61850-9-1.

Junto con la CPU y los dispositivos de entrada/salida, la memoria es uno de los componentes fundamentales de todo sistema de procesamiento de datos basado en computador con arquitectura Von-Neumman, con capacidad de memoria compartida para datos e instrucciones. La capacidad de almacenar las instrucciones que forman un programa aporta una gran versatilidad a los computadores así diseñados.

Las instrucciones serán almacenadas en una memoria de tipo no volátil, que son capaces de retener la información aunque no estén alimentadas mediante energía eléctrica constantemente; este tipo de memorias suelen ser utilizadas para almacenamiento a largo plazo. Sin embargo, las muestras y demás necesidades del procesador durante el funcionamiento del dispositivo se almacenarán en una memoria de tipo volátil, que requerirá constante aporte de energía eléctrica.

Para almacenar las instrucciones, se empleará una memoria flash, que puede ser borrada y reprogramada eléctricamente y, al ser de tipo no volátil, su contenido permanece aunque no esté alimentada. Se ha escogido este tipo de memoria frente a otro como EEPROM, que además de ser más caro, ofrecen características y rendimientos muy inferiores a las memorias flash. Una pequeña memoria de 32MB es más que suficiente para almacenar todas las instrucciones necesarias para el correcto funcionamiento de la *merging unit*.

Por otra parte, la memoria de trabajo para el sistema operativo, empleada durante el funcionamiento del dispositivo, será una memoria de tipo DRAM. Se escoge este tipo de memoria, porque se necesitará una mayor velocidad, y una mayor cantidad de accesos que para la memoria de instrucciones. En este caso, se requerirá una capacidad de 128MB para un correcto funcionamiento de la *merging unit*.

También sería posible implementar un modo de hibernación, en el que habría que preservar el estado del dispositivo; bastaría con realizar un volcado de la memoria RAM a la Flash, para así conseguir que al retornar del estado de hibernación, pueda continuarse con el funcionamiento en el mismo punto en que se dejó.