ESTUDIO DE UNA ARQUITECTURA DIGITAL BASADA EN EL MICROPROCESADOR ARM PARA EL DISEÑO DE UN ASIC DE COMUNICACIONES POR LA LÍNEA DE POTENCIA.

: Granado Romero, Joaquín
: Ingeniería Telecomunicación
Contenido del proyecto:
Directorio raíz
48,03 KB  5.1 Introducción a la arquitectura ARM.pdf
175,27 KB  5.2 excepciones.pdf
467,62 KB  5.3 comunicaciones.pdf
56,33 KB  5.4 Entradas y salidas analógicas.pdf
51,41 KB  5.5 Entradas y salidas digitales.pdf
42,91 KB  5.6 Mapa de Memoria de Policom.pdf
46,48 KB  5.7 El controlador de memoria externa.pdf
62,54 KB  5.8 Timers.pdf
35,14 KB  5.9 Watchdog.pdf
94,02 KB  6.1 Arquitectura de Test.pdf
120,4 KB  6.2 El software de depuración DTC_DS_1.pdf
186,93 KB  6.3 Fase I del test funcional.pdf
82,08 KB  6.4 Fase III.pdf
8,81 KB  Anexo I.pdf
36,18 KB  Anexo II.pdf
33,49 KB  Anexo III.pdf
161,89 KB  Anexo IV.pdf
137,66 KB  Anexo V.pdf
110 KB  Anexo VI.pdf
8,82 KB  Anexo documentación.pdf
156,01 KB  Descripción de la arquitectura hardware de POLICOM.pdf
68,12 KB  El estándar para sistemas empotrados AMBA.pdf
22,83 KB  Gestión de las comunicaciones en POLICOM.pdf
84,38 KB  Introducción a los sistemas de comunicación de datos por la línea de potencia.pdf
58,51 KB  Los procesadores ARM.pdf
49,37 KB  pfc.pdf
17,92 KB  portada.pdf