6.1. Tiempo de ejecución y tiempo de acceso.
En el diseño de un sistema microprocesador basado en un DSP
de la familia TMS320C3x, el usuario deberá de garantizar el cumplimiento de la
siguiente expresión o desigualdad: 
(el maestro o master en el sistema microprocesador, el
DSP, accede al esclavo o slave de
manera fiable).
En el acceso del DSP al exterior se distinguen dos tiempos:
1. Tiempo de ejecución del acceso en lectura o escritura. Este tiempo hace referencia al tiempo que tarda la CPU del DSP en realizar la operación básica de lectura (de datos o instrucciones) o escritura (de datos):
·
Accesos a través del bus principal (
activo) o del bus de expansión (
activo). Si los estados de espera se programan a cero, las
operaciones básicas de lectura se realizan en 1 ciclo máquina y las de
escritura en 2 ciclos máquina (esto ocurre siempre salvo que el acceso en
lectura venga después de un acceso en escritura, en cuyo caso el acceso en
lectura requiere 2 ciclos máquina). Estos accesos hacen referencia al tiempo
que tardaría la CPU del DSP en completar las micro-operaciones (una lectura de
instrucción en la fase fetch, o de
dato en la fase read o una escritura
de dato en la fase execute) en las
que hay que realizar una lectura o escritura. En general, y salvo la excepción
comentada anteriormente, el tiempo de ejecución de una operación básica de
lectura del DSP a través del bus principal o del de expansión con 
activo es de 
(donde 
es el número de
estados de espera que se haya programado) y el de una operación básica de
escritura, 
.
·
Accesos a través del bus de expansión con 
activo. Si los
estados de espera se programan a cero, las operaciones básicas de lectura y
escritura se realizan en 2 ciclos máquina (cuatro ciclos del reloj externo). En
este caso, la CPU del DSP tarda más tiempo, que el que tardaba usando el bus
principal o el bus de expansión con 
activo, en completar
las operaciones básicas de lectura y el mismo tiempo en completar las
operaciones básicas de escritura. Por tanto, en general, el tiempo de ejecución
de una operación básica de lectura y escritura del DSP a través del bus de
expansión con 
activo es de 
.
2.
Tiempo de acceso del
DSP. Este tiempo hace referencia al tiempo en el que la CPU del DSP está
seleccionando, en lectura o escritura, a un periférico externo y es el tiempo
en el que alguna de las señales 
, 
ó 
está activa. En
cualquier caso y siempre que se haya programado 0 estados de espera, las
lecturas y escrituras a periféricos externos tardan 1 único ciclo máquina. En
general, el tiempo de acceso en lectura o escritura del DSP a través del bus
principal o del de expansión es de 
. Este es el tiempo que hay que considerar en el cumplimiento
de los criterios de diseño del sistema microprocesador. El usuario debe
garantizar el cumplimiento de la desigualdad: 
. Para ello, impondrá un número de estados de espera
determinado.
|
Memoria |
Tiempo de acceso del DSP |
Tiempo de ejecución del
DSP |
|
Interna |
|
|
|
Externa
( |
|
|
|
Externa
( |
|
|
ó 
)
)
Tabla 2-1. Cuadro resumen de los tiempos de acceso del DSP a los periféricos ubicados en el mapa de memoria del sistema microprocesador y de ejecución de las operaciones básicas de lectura o escritura.