3.1          Estructura interna y configuración del periférico temporizador.

 

Los diferentes modos de operación disponibles para el temporizador interno del DSP hacen referencia a las diferentes configuraciones que se pueden definir a partir de la estructura interna del propio temporizador. Los diferentes modos de operación se definen mediante las banderas CLKSRC y FUNC del registro global de control del temporizador. Existen cuatro modos de operación, figura 4.7, asociados a cada periférico temporizador del DSP. Estos modos de operación son:

 

Ø      Modo a: CLKSRC=1 y FUNC=0. Las principales características de este modo de funcionamiento son:

ü      La fuente de reloj del temporizador es interna ().

ü      La línea TCLK se emplea como puerto digital de entrada o salida de propósito general y no como línea asociada al temporizador. Si en el registro global de control del periférico se programa la bandera  a 0, TCLK funciona como entrada de propósito general -su valor lo puede leer el usuario por software accediendo en lectura al bit DATIN del mismo registro-. Si, por el contrario, , TCLK actúa como salida de propósito general -el usuario impone un valor lógico en la línea TCLK escribiendo en la bandera DATOUT del registro de control del periférico, valor que se puede leer por software accediendo en lectura al bit DATIN-.

 

Ø      Modo b: CLKSRC=1 y FUNC=1. Las principales características de este modo de funcionamiento son:

ü      La fuente de reloj del temporizador es interna ().

ü      TCLK se emplea como línea de salida asociada al periférico temporizador. El bit INV del registro global de configuración y control del temporizador se puede emplear para invertir el valor de TCLK respecto del valor de la bandera TSTAT.

ü      A través del bit DATIN el usuario puede leer por software el valor de TCLK.

 

Ø      Modo c: CLKSRC=0 y FUNC=0. Las principales características de este modo de funcionamiento son:

ü      El registro contador utiliza, para incrementarse, como entrada de reloj la línea TCLK del circuito integrado.

ü      Si , TCLK se configura como entrada al DSP. La entrada de reloj al temporizador, TCLK, puede modificarse empleando INV. En todo caso el usuario puede acceder al valor de TCLK leyendo la bandera DATIN.

ü      Si , TCLK se configura como salida del DSP. El usuario genera por software, escribiendo en el bit DATOUT del registro de control del periférico, el valor que aparece en la línea TCLK del DSP. INV no afecta, en este caso, ni a DATOUT ni a TCLK. Obsérvese que la entrada de reloj al registro contador es una salida del DSP que genera el usuario escribiendo en la bandera DATOUT.

 

Ø      Modo d: CLKSRC=0 y FUNC=1. Este caso se puede considerar como un caso particular del caso anterior, modo c, en el que se define TCLK como línea de entrada al DSP. Las principales características de este modo de funcionamiento son:

ü      Como fuente de reloj de entrada al temporizador se utiliza la línea TCLK del circuito integrado.

ü      Si la bandera INV vale 0, un flanco de subida de TCLK incrementa el registro contador. Si por el contrario vale 1, el registro contador se incrementa con el flanco de bajada de TCLK.

ü      El valor de TCLK se puede ver accediendo por software en lectura al bit DATIN del registro de control del periférico.

 

Para poder usar cualquier periférico interno del DSP, primero es necesario configurarlo. La configuración debe realizarse, según aconseja el fabricante, manteniendo inactivo el periférico. En el caso del periférico temporizador, la configuración se debe realizar siguiendo el proceso indicado en la figura 4.8: En primer lugar se debe parar el temporizador -poner los bits GO y HLD del registro global de control del temporizador a cero-, posteriormente se realiza la configuración del periférico manteniendo los bits GO y HLD a cero -se escribe en el registro de control global del temporizador la palabra de control y configuración que se desee y en el registro periodo se programa el tiempo de cuenta-, finalmente se lanza el temporizador -se ponen las banderas GO y HLD a uno-.

 

 

Figura 4.7. Configuraciones y modos de operación del temporizador interno del DSP.

 

 

Figura 4.8. Proceso de inicialización del periférico temporizador del DSP.