

# Índice de Contenidos

<u>Bloque I. Justificación y Antecedentes.</u>	5
<i>Capítulo 1. Introducción.</i>	7
1.1.- Necesidad de la Telemedicina.	7
1.2.- Tipología de la señal de electrocardiograma.	8
1.2.1.- Derivaciones electrocardiográficas.	8
1.2.2.- El electrocardiograma.	11
1.3.- Fuentes de ruido en señales cardiológicas.	11
1.3.1.- Interferencia de la línea de alimentación.	12
1.3.2.- Ruido de contacto de los electrodos.	12
1.3.3.- Variaciones de impedancia por movimiento de los electrodos.	13
1.3.4.- Contracciones musculares.	14
1.3.5.- Deriva del nivel de representación y modulación de amplitud del electrocardiograma debido a la respiración.	14
1.3.6.- Ruido de instrumentación generado por los dispositivos electrónicos utilizados en el procesamiento de la señal.	15
1.3.7.- Ruido electroquirúrgico.	15
1.4.- Componentes de los sistemas de adquisición de datos analógicos a digitales.	16
<i>Capítulo 2. Descripción y Objetivos.</i>	17
2.1.- Descripción general.	17
2.1.1.- Descripción física.	17
2.1.2.- Descripción del funcionamiento.	18
2.2.- Especificaciones y condicionantes.	18
2.3.- Motivación y análisis de necesidades.	19
2.3.1.- Por qué 12 derivaciones.	20
2.4.- Trabajos anteriores.	20
2.4.1.- Circuito microprocesador para la realización y transmisión de electrocardiogramas.	20
2.4.2.- Circuito microprocesador para la decodificación de señales de audio generadas por el circuito de realización y transmisión de electrocardiogramas.	22
2.4.3.- Circuito microprocesador para la supervisión continua y grabación de un electrocardiograma remoto ( Holter ).	22
2.4.4.- Interrelación de todos los proyectos.	23
<u>Bloque II. Desarrollo del Proyecto.</u>	25
<i>Capítulo 3. Desarrollo Hardware.</i>	27
3.1.- Primeras soluciones aportadas.	27
3.1.1.- Multiplexores para selección de señales.	28
3.1.2.- Fallos por acoplo.	33
3.1.3.- Fallos por retrasos de puertas.	33
3.1.4.- Configuraciones de sistemas de adquisición de datos analógicos.	34
3.2.- Solución final adoptada.	35
3.2.1.- Descripción funcional.	37
3.2.2.- División en módulo analógico y módulo digital.	38
3.2.3.- Conexión entre módulos.	38

3.3.- Aspectos externos.	39
3.3.1.- Conectores RS-232-C.	39
3.3.2.- Interruptor de encendido.	40
3.3.3.- Salida derivaciones.	40
3.3.4.- Display.	41
<i>Capítulo 4. Implementación Hardware.</i>	43
4.1.- Módulo analógico.	43
4.1.1.- Circuitos amplificadores. Configuración.	43
4.1.2.- Señales absolutas: Justificación de su configuración. Punto de Wilson: Solución circuital.	45
4.1.3.- Circuitos de salida. Selección de señales.	49
4.1.4.- Conectores para la comunicación. Señales de conexión.	50
4.2.- Módulo digital.	52
4.2.1.- Introducción al microprocesador MC68HC11E1.	52
4.2.2.- Display de 7 segmentos.	53
4.2.3.- Convertidor de tensiones DC-DC MAX619.	54
4.2.4.- Señales a procesar por el microprocesador.	54
4.2.5.- Arquitectura de conexión.	55
<i>Capítulo 5. Implementación Software.</i>	57
5.1.- Protocolo implementado de comunicación entre los dispositivos maestro-esclavo.	57
5.1.1.- Señales de protocolo del dispositivo maestro.	57
5.1.2.- Señal de protocolo del dispositivo esclavo.	59
5.1.3.- Diagrama de flujo del protocolo implementado.	59
5.2.- Programación en modo <i>bootstrap</i> .	61
5.2.1.- Requisitos de configuración y memoria del MC68HC11E1.	61
5.2.2.- Registros internos del MC68HC11E1 utilizados.	62
5.3.- Algoritmos de programación.	64
5.3.1.- Rutina REC.	64
5.3.2.- Rutina PLAY.	64
5.3.3.- Rutina ESCRIBE.	65
5.3.4.- Previsión de interrupciones.	66
5.4.- Sistema de desarrollo.	66
5.4.1.- Compilación del programa.	66
5.4.2.- Archivos por lotes MS-DOS.	67
<u><i>Bloque III. Pruebas Finales y Conclusiones.</i></u>	69
<i>Capítulo 6. Resultados Obtenidos.</i>	71
6.1.- Presentación de resultados.	71
6.1.1.- Resultados del diseño hardware.	71
6.1.2.- Resultados del diseño software.	78
6.1.3.- Señales electrocardiográficas obtenidas.	85
6.2.- Instrucciones de funcionamiento.	86
<i>Capítulo 7. Limitaciones y Futuras Mejoras.</i>	87
7.1.- Limitaciones.	87
7.1.1.- Limitación en número de amplificadores y potenciómetros.	87

7.1.2.- Limitación en número de potenciómetros ajustables.	87
7.2.- Futuras mejoras.	88
7.2.1.- Mejora del punto de Wilson.	88
7.2.2.- Potenciómetros de ajuste controlado digitalmente.	88
Bibliografía.	91
Apéndice I. Postulados de Einthoven.	93
Apéndice II. Datasheets.	97

# Índice de Figuras

Figura 1.1. Derivaciones bipolares de los miembros.	9
Figura 1.2. Derivaciones monopolares de los miembros.	10
Figura 1.3. Derivaciones precordiales.	11
Figura 1.4(a). Electrocardiogramas ruidosos. Ruido de interferencia de la línea de alimentación y ruido de variaciones por movimiento de los electrodos.	12
Figura 1.4(b). Electrocardiogramas ruidosos. Pérdida de contacto de los electrodos.	13
Figura 1.4(c). Electrocardiogramas ruidosos. Respiración y contracciones musculares.	14
Figura 1.4(d). Electrocardiogramas ruidosos. Saturación de instrumentación.	15
Figura 1.5. Elementos que componen un sistema analógico a digital.	16
Figura 3.1. Esquemático de la primera solución propuesta.	32
Figura 3.2. Configuración sencilla de un sistema de adquisición de datos analógicos.	35
Figura 3.3. Configuración para sistemas de adquisición de datos analógicos con señales $<1V$ .	35
Figura 3.4. Diagrama de bloques del circuito.	37
Figura 4.1. Esquema del circuito amplificador de adquisición.	43
Figura 4.2. Diagrama en bloques de un amplificador de instrumentación.	45
Figura 4.3(a). Esquema de la placa analógica I.	47
Figura 4.3(b). Esquema de la placa analógica II.	48
Figura 4.4. Solución circuital propia para la obtención del punto de Wilson.	49
Figura 4.5. Protocolo <i>Null Modem</i> .	50
Figura 4.6.. Esquema de la placa digital.	56
Figura 6.1. PCB de la placa analógica (top).	71
Figura 6.2. PCB de la placa analógica (bottom).	72
Figura 6.3. PCB de la placa digital (top).	72
Figura 6.4. PCB de la placa digital (bottom).	73
Figura 6.5. Tarjeta analógica. Parte superior.	73
Figura 6.6. Tarjeta analógica. Parte inferior.	74
Figura 6.7. Tarjeta digital.	74
Figura 6.8. Señales bipolares y unipolares de las extremidades.	85
Figura 6.9. Señales unipolares precordiales.	86

## **Bloque I**

## **Justificación y Antecedentes.**

---

Este primer bloque consta de dos capítulos en los que se pretende explicar al lector la motivación y necesidad de este proyecto, así como introducirle en su descripción y comportamiento. En el Capítulo 1 se presenta al lector la naturaleza del problema a tratar, que son las señales cardiológicas, vinculándolas con la electrónica y las pautas que marcan el tratamiento de este tipo de señal. En el Capítulo 2 se desarrollan los requerimientos establecidos que condicionan el diseño del circuito, así como una visión global de su funcionamiento, que se concretará con profundidad en el segundo bloque, conectando así la descripción que aquí se realiza con la implementación real que se explica en el resto de temas de esta memoria.



## Capítulo 1: Introducción

El proyecto objeto de este documento se titula:

“Diseño de una tarjeta microprocesadora para la adquisición y transmisión de señales cardiológicas”.

El objeto del proyecto que se plantea consiste en el desarrollo de un circuito electrónico basado en microprocesador para la realización de electrocardiogramas de 12 derivaciones y presentación en un display de caracteres alfanuméricos.

### **1.1.- Necesidad de la Telemedicina.**

El concepto de Telemedicina nace con el objetivo de proporcionar un acceso a la atención médica de forma equitativa al paciente, independientemente del lugar donde se encuentre, garantizando que la dispersión geográfica no impida acceder a una atención sanitaria de calidad.

La historia de la Telemedicina ha estado ligada al desarrollo de las Telecomunicaciones, y de esta forma el telégrafo, el teléfono, la radio, la televisión y los enlaces por satélite se han aprovechado para uso médico desde el primer momento de su introducción. Ciertamente, la tecnología básica para practicar ciertos aspectos de la medicina a distancia ya existía hace veinte años; sin embargo, hasta muy recientemente, las implantaciones de servicios de Telemedicina tenían un carácter exploratorio.

Si bien las bases estaban sentadas, la respuesta inmediata a este campo de investigación la dan los avances y la popularización de las tecnologías relacionadas con las comunicaciones.

Todo ello hace pensar que el ideal de tener siempre el médico en casa se encuentra cerca. En nuestro propio entorno cada vez mas personas se benefician rutinariamente del uso de servicios de Telemedicina para gran variedad de aplicaciones.

Pero la capacidad de recoger información se encuentra limitada, ya que se pierde el importante vínculo del contacto directo entre el enfermo y el médico. Con el objeto de solventar este problema se desarrollan en la actualidad muchos proyectos de adquisición de datos biomédicos en la mayor cantidad y con la mayor precisión posibles, como el desarrollado en el presente proyecto.

Concretamente, la prevención de cardiopatías es un objetivo claro en las políticas sanitarias, siendo el control y seguimiento de pacientes de forma extrahospitalaria un aspecto básico en las nuevas modalidades de asistencia.

Un tema de gran interés para la cardiología actual es el desarrollo y uso de sistemas telemáticos que permitan evaluar nuevas posibilidades de contacto del paciente con el sistema sanitario, y la viabilidad y eficacia de nuevos servicios / aplicaciones con

algún valor añadido. Propiedades acústicas, mecánicas y eléctricas permiten hoy en día obtener información sobre diversos grados de disfunción, independientemente de la expresión de enfermedad (clínica de los enfermos) que sin duda es el primer elemento directriz para los procedimientos posteriores.

Indudablemente la Cardiología, la Física y la Electrónica se ven mutuamente favorecidas de viajar juntos en el futuro que permitirá avances considerables en la solución de problemas hoy todavía insolubles.

Una de las propiedades mas estudiadas del corazón es su capacidad de generar actividad eléctrica, ya conocida desde principios del siglo XX, con la posibilidad de poder plasmarla en registros de diferente formato, ya que es una señal bien definida como un cambio en la intensidad/tiempo de voltaje de lo que ocurre en las cámaras cardíacas por latido y de forma continua. Los sistemas iniciales tenían obligatoriamente que transmitir esta señal amplificada a través de cables conductores hasta los monitores donde se analizaba, pero en la década de los 90 empezaron a desarrollarse métodos de transmisión inalámbrica que permitieron monitorizar electrocardiogramas de forma continua sin necesidad de cables. Acababa de nacer la telecomunicación electrocardiográfica como arma de vigilancia y análisis de la actividad del ritmo del corazón sin necesidad de tener a los enfermos con las ataduras de los cables en su cama.

En este marco de investigación se encuentra el presente proyecto, que tiene como objetivo fundamental el diseño y desarrollo de un sistema electrónico de baja tensión y tecnología SMD, encargado de registrar un electrocardiograma y transmitirlo a un dispositivo maestro que se encarga de digitalizar y modular la señal.

## **1.2.- Tipología de la señal de electrocardiograma.**

Las señales del corazón que recoge el electrocardiograma son señales eléctricamente muy débiles, del orden de milivoltios, que cualquier señal de ruido, por insignificante que parezca, puede desfigurarla de manera que se convierta en inservible. En consecuencia es necesaria una muy cuidada y exacta recogida de datos.

Estas señales se adquieren mediante unos sensores denominados *electrodos* los cuales se adhieren a distintas partes del cuerpo para la realización del ECG. A cada una de las señales provenientes de una zona distinta de medida se les llama derivaciones. A continuación se realiza una definición y análisis mas detallados de las señales a tratar.

### ***1.2.1.- Derivaciones electrocardiográficas.***

#### **Derivaciones.**

Son los distintos circuitos que se forman entre dos puntos al aplicar los electrodos sobre la superficie corporal. La línea que une los dos puntos de aplicación de los electrodos, positivo y negativo, forma el eje de la derivación [1].

Las derivaciones usadas en el electrocardiograma de rutina son doce, seis derivaciones de los miembros y seis derivaciones precordiales.

Las derivaciones de los miembros pueden ser bipolares (I, II y III) o monopolares (VR, VL y VF).

Las derivaciones precordiales son monopolares (V1, V2, V3, V4, V5 y V6). También nos referimos a las derivaciones bipolares como señales diferenciales y a las derivaciones monopolares como señales absolutas. El pie derecho se conecta a la referencia de potencial del nivel de base de representación del circuito.

**Derivaciones bipolares de los miembros.**

Fueron introducidas por Einthoven (ver postulados de Einthoven en el Apéndice I) y se forman al aplicar los electrodos en el brazo derecho, brazo izquierdo y pierna izquierda (ver figura [1.1]). Los miembros actúan como prolongación de los cables conductores y, aunque los electrodos se colocan en las muñecas y tobillos, prácticamente se pueden considerar situados en las raíces de los miembros.

Derivación I: Polo negativo en brazo derecho.  
 Polo positivo en brazo izquierdo.  
 $BI - BD = DI$  .

Derivación II : Polo negativo en brazo derecho.  
 Polo positivo en pierna izquierda.  
 $PI - BD = DII$  .

Derivación III: Polo negativo en brazo izquierdo.  
 Polo positivo en pierna izquierda.  
 $PI - BI = DIII$  .




Figura 1.1  
 Derivaciones bipolares de los miembros.

**Derivaciones monopolares de los miembros.**

Son derivaciones en las que solamente se utiliza el electrodo positivo del electrocardiógrafo como electrodo explorador. Wilson anuló el polo negativo uniéndolo a lo que él llamó “la central terminal”. La central terminal de Wilson se forma conectando los tres puntos de aplicación de los electrodos a un solo punto (V), denominado punto cero, ya que de acuerdo con la ley de Kirchoff el potencial registrado es nulo. El punto V puede considerarse situado en el centro del tórax (ver figura [1.2])

Derivación VR:	Polo positivo en brazo derecho.
Derivación VL:	Polo positivo en brazo izquierdo.
Derivación VF:	Polo positivo en pierna izquierda.

El interés de las derivaciones monopulares de los miembros de Wilson es que toman los potenciales desde un solo punto, pero tienen el inconveniente de que el voltaje de las ondas es demasiado pequeño. Las derivaciones monopulares de los miembros que se utilizan actualmente están aumentadas y se designan aVR, aVL y aVF.

Los ejes de las derivaciones monopulares de los miembros van desde el punto cero (V), en el centro del tórax, al punto de aplicación del electrodo positivo.




Figura 1.2  
Derivaciones monopulares de los miembros.

### **Derivaciones precordiales.**

Son derivaciones monopulares introducidas por Wilson en las que el polo positivo se utiliza como explorador aplicándolo a distintos puntos de la región precordial (ver figura [1.3]). El polo negativo, como en todas las derivaciones monopulares, se anula uniéndolo a la central terminal de Wilson (V).

- V1: Cuarto espacio intercostal derecho junto al esternón.
- V2: Cuarto espacio intercostal izquierdo junto al esternón.
- V3: Punto medio entre V2 y V4.
- V4: Quinto espacio intercostal izquierdo en la línea medioclavicular.
- V5: A la altura de V4 en la línea axilar anterior.
- V6: A la altura de V4 en la línea axilar media.

La ventaja de las derivaciones precordiales está en que se encuentran muy próximas al corazón y que sus ejes están aproximadamente en un plano horizontal, completando la información de las derivaciones de los miembros. De esta forma tenemos una visión estereoscópica de los vectores cardíacos.

Los ejes de las derivaciones precordiales van desde la central terminal de Wilson (V), en el centro del tórax, a los distintos puntos precordiales.





Figura 1.3  
Derivaciones precordiales.

### 1.2.2.- El electrocardiograma.

El electrocardiograma o ECG nos proporciona una clara visión acerca del comportamiento del corazón. Por algún tiempo también se le conoció como EKG, esto debido a la posible confusión que puede suscitarse con el termino EEG, por lo que en alguna literatura médica se le podrá encontrar con tales iniciales. El electrocardiograma constituye un registro de la actividad cardiaca, este registro es una muestra de los impulsos eléctricos que estimulan el corazón y que producen por ello su actividad. En ellos se pueden apreciar las etapas de estimulación del corazón.



Para levantar las señales del corazón se siguen métodos bien establecidos, y se logra mediante la colocación de electrodos en el tórax del individuo.

Cuando el médico estudia un ECG, observa el tamaño y la longitud de cada parte del ECG. Las variaciones en el tamaño y la longitud de las distintas partes del trazado podrían ser significativas. El trazado de cada derivación en un ECG de 12 derivaciones será diferente, pero tendrá los mismos componentes básicos descritos más arriba.

### 1.3.- Fuentes de ruido en señales cardiológicas.

Tras la descripción realizada del tipo de señales a tratar se concluye que las señales que conforman un electrocardiograma son señales de muy débil naturaleza eléctrica, del orden de  $\mu V$ . Se trata, por lo tanto, de señales que pueden ser afectadas por diversos tipos de ruidos los cuales las corrompen de forma irreversible. Los tipos de ruido que más comúnmente afectan a estas señales al adquirirlas electrónicamente son los siguientes:

- ✓ Interferencia de la línea de alimentación.
- ✓ Ruido de contacto de los electrodos.

- ✓ Variaciones por movimiento de los electrodos.
- ✓ Contracciones musculares.
- ✓ Deriva del nivel de representación y modulación de amplitud del electrocardiograma debido a la respiración.
- ✓ Ruido de instrumentación generado por los dispositivos electrónicos utilizados en el procesamiento de la señal.
- ✓ Ruido electroquirúrgico.

En los siguientes apartados se proporciona una breve descripción de cada uno de estos ruidos y se identifican sus características pertinentes [2].

### ***1.3.1.- Interferencia de la línea de alimentación.***

La interferencia de la línea de alimentación consiste en la captación de una señal (zumbido) de 60 Hz y sus armónicos, que pueden ser modelados como una senoide y combinación de senoides. Se puede ver en la figura [1.4(a)]. Las propiedades características que necesitan ser variadas para establecer un modelo para este ruido por interferencia de la línea de alimentación son la amplitud y la frecuencia. Estas características generalmente son consistentes para un entorno de medida dado, y una vez establecidas, no variará durante el proceso de detección de señal.

Los parámetros típicos son:

- Frecuencia – 60 Hz (fundamental) con armónicos.
- Amplitud – cerca del 50% de la amplitud pico a pico del electrocardiograma (ECG).




Figura 1.4(a)

Electrocardiogramas ruidosos. Ruido de interferencia de la línea de alimentación y ruido de variaciones por movimiento de los electrodos.

### ***1.3.2.- Ruido de contacto de los electrodos.***

El ruido por contacto de los electrodos es una interferencia transitoria causada por la pérdida de contacto entre el electrodo y la piel, debido a la desconexión real del sistema de medida con el sujeto. La pérdida de contacto puede ser permanente o

intermitente, como es el caso de esta última cuando un electrodo suelto va tomando y perdiendo el contacto con la piel como resultado de los movimientos y las vibraciones. Ver figura[1.4(b)]. Esta acción de pérdida de contacto en las medidas de entrada al sistema puede dar como resultado grandes variaciones, ya que la señal de ECG normalmente está acoplada capacitivamente al sistema.

El ruido de contacto de los electrodos puede modelarse como una transición rápida (sobre el umbral) en el nivel base de representación que ocurre de manera aleatoria, la cual decae exponencialmente a dicho nivel base de representación y tiene superpuesta una señal-zumbido de 60 Hz. Esta transición puede ocurrir una sola vez o rápidamente varias veces de forma sucesiva. Los parámetros característicos de esta señal de ruido son la amplitud de la transición inicial, la amplitud de la componente de 60 Hz y la constante de tiempo de amortiguación.

Los valores usuales medidos son:

- Duración – 1 s.
- Amplitud – la máxima que puede dar la salida.
- Frecuencia – constante de tiempo de 60 Hz sobre 1 s.




Figura 1.4(b)  
Electrocardiogramas ruidosos. Pérdida de contacto de los electrodos.

### 1.3.3.- Variaciones de impedancia por movimiento de los electrodos.

Estas variaciones son cambios transitorios en el nivel base de representación (no momentáneos) causados por cambios en la impedancia electrodo-piel causado por el movimiento inconsciente del sujeto, al que se ven sometidos los electrodos. Un ejemplo se muestra en la figura[1.4(a)]. Como esta impedancia cambia, el amplificador de ECG ve una impedancia de fuente distinta, que forma un divisor de tensión con la impedancia de entrada del operacional. Por tanto, la tensión de entrada al operacional depende de la impedancia de fuente, que cambia cuando cambia la posición del electrodo. Las causas habituales de estas variaciones por movimiento suelen ser vibraciones o movimiento del sujeto. La forma de la perturbación en el nivel base de representación debida a este ruido suele ser una señal bifásica parecida a un periodo de una onda senoidal. El pico de amplitud y la duración de la variación de nivel suelen ser variables.

Las medidas típicas son:


- Duración – 100-500 ms.
- Amplitud – 500 % de la amplitud pico a pico del ECG.

#### **1.3.4.- Contracciones musculares.**

Las contracciones musculares causan la generación de potenciales del nivel de milivoltios. Como se muestra en la figura [1.4(c)], las señales resultantes de las contracciones musculares son como ráfagas transitorias de ruido gaussiano limitado en banda y de media cero. La varianza de la distribución se puede estimar a partir de la varianza y duración de las ráfagas.

Valores típicos de los parámetros son:

- Desviación estándar – 10% de la amplitud pico a pico del ECG.
- Duración – 50 ms.
- Contenido de frecuencia – desde dc a 10000 Hz.



(c)

Figura 1.4(c)  
Electrocardiogramas ruidosos. Respiración y contracciones musculares.

#### **1.3.5.- Deriva del nivel de representación y modulación de amplitud del electrocardiograma debido a la respiración.**


La deriva del nivel de representación con la respiración se puede representar como una componente senoidal a la frecuencia de la respiración sumada a la señal ECG. Esta deriva se puede observar en la figura [1.4(c)]. La amplitud y frecuencia de la componente senoidal pueden ser variables. La amplitud de la señal de ECG también varía alrededor de un 15% con la respiración. La variación podría representarse como una modulación en amplitud del ECG realizada por la componente senoidal, la cual se suma al nivel base de representación.

Los valores típicos medidos son:

- Variación de amplitud – 15% de la amplitud pico a pico (p-p) del ECG.
- Variación del nivel base de representación – 15% de la amplitud p-p del ECG entre 0.15-0.3 Hz.

**1.3.6.- Ruido de instrumentación generado por los dispositivos electrónicos utilizados en el procesamiento de la señal.**

Las variaciones generadas por los dispositivos electrónicos en el sistema de instrumentación que se pueden ver en la figura [1.4(d)], no pueden ser corregidos con ningún algoritmo de detección QRS (QRS es la forma habitual de la onda que produce el corazón). El amplificador de entrada, en el caso de la figura, ha saturado y ninguna información puede alcanzar el detector. En estos casos se debe alertar de algún modo (según el dispositivo) al técnico que realiza el ECG para tomar las medidas correctivas oportunas.



(d)  
Figura 1.4(d)  
Electrocardiogramas ruidosos. Saturación de instrumentación.

**1.3.7.- Ruido electroquirúrgico.**

El ruido electroquirúrgico destroza completamente la señal ECG y puede ser representado como una senoide de gran amplitud de frecuencia aproximadamente entre 100 kHz y 1 MHz. Debido a que la tasa de muestreo de una señal de ECG es de 250 a 1000 Hz, puede tener lugar en esta señal el fenómeno de aliasing, el cual se sumará a la señal de ECG. La amplitud, duración y la posible frecuencia de aliasing pueden ser variables.

Los valores típicos para estos parámetros son:

- Amplitud – 200% de la amplitud pico a pico de la señal de ECG.
- Frecuencia – puede haber aliasing desde 100 kHz hasta 1 MHz.
- Duración – Entre 1-10 s.

## **1.4.- Componentes de los sistemas de adquisición de datos analógicos a digitales.**

El presente proyecto se basa en la implementación de un sistema esclavo de adquisición de datos en el cual las señales medidas se adquieren en forma analógica, pero a continuación se convierten a forma digital en el dispositivo maestro antes de mostrarlos. Es un sistema de múltiples canales de entrada a los cuales les afecta fácilmente el ruido eléctrico, pero que presenta la gran ventaja de que una vez corregidas estas señales se pueden transmitir, como es el objetivo, exactamente con la alta calidad, de un sistema digital.

La funcionalidad total sigue el esquema de elementos que componen un sistema general analógico a digital, que son los siguientes:

1. La fuente de señal (señal proveniente en nuestro dispositivo, de los electrodos).
2. Un multiplexor (en los sistemas multicanal como es el caso). Acepta las entradas múltiples y las conecta a un dispositivo único de medición.
3. Acondicionador de señal (amplificación, filtrado, linealización de datos, etc.).
4. Circuito de muestreo y retención. Muestra la salida del acondicionador de señal a un determinado tiempo y mantiene el nivel de voltaje en su salida hasta que el convertidor analógico a digital lleva a cabo su operación de conversión (este circuito está incluido en el microprocesador).
5. Convertidor analógico a digital (también incluido en el microprocesador).
6. Dispositivo de control del sistema. Que para el desarrollo del presente sistema será el propio microprocesador debido a que es un sistema autónomo.




Figura 1.5  
Elementos que componen un sistema analógico a digital.

## Capítulo 2: Descripción y Objetivos

### **2.1.- Descripción general.**

El objeto del proyecto que se plantea es el diseño de una tarjeta en la que se desarrolla un circuito electrónico basado en microprocesador para la generación de electrocardiogramas que realiza la toma de muestras de las 12 señales anteriormente descritas, que conforman la realización de un electrocardiograma médico, y la presentación en un display de caracteres alfanuméricos conectable a un circuito microprocesador para la transmisión de electrocardiogramas, que funciona como dispositivo maestro, desarrollado en un proyecto previo.

#### ***2.1.1.- Descripción física.***

Este proyecto es continuación de la línea de investigación del Grupo de Tecnología Electrónica, en la que se desarrollan una serie de dispositivos compatibles entre sí para la monitorización remota de los pacientes que necesitan la realización de este tipo de pruebas. En este nuevo proyecto se ha desarrollado un circuito microprocesador de bajo consumo que contempla dos aplicaciones:

1. Un circuito que permita la adquisición de las señales cardíacas procedentes de diez electrodos, y su combinación para obtener las doce derivaciones convencionales. Las señales analógicas serán enviadas directamente a un dispositivo maestro, desarrollado en un proyecto anterior, que se encargará de digitalizar las señales.
2. Presentación de las señales capturadas y digitalizadas por el dispositivo maestro en un display de caracteres alfanuméricos de 4 dígitos, durante su reproducción.

Ambas aplicaciones están integradas en una misma tarjeta, con las dimensiones que se establecen en las especificaciones, las cuales son las mismas que las del dispositivo maestro.

La conexión entre el dispositivo objeto de este proyecto y el ya desarrollado anteriormente, que realiza la función de maestro, se realiza a través del canal serie RS-232-C, dejando libre la transmisión por el canal de infrarrojos del dispositivo maestro. Una descripción de la funcionalidad de este dispositivo maestro puede encontrarse en el apartado 2.4.1. Para hacer compatibles ambos circuitos hubo que realizar modificaciones en el programa del dispositivo maestro, durante el desarrollo de este proyecto, que se comentarán en el Capítulo 5. Dado que el conjunto del sistema se alimenta por baterías, se pueden realizar registros en línea de los electrocardiogramas manteniendo la autonomía y portabilidad. La conexión entre ambos sistemas se realiza a través del conector DB9.

Dicho sistema formado por ambos dispositivos es por tanto un electrocardiógrafo portátil con transmisión vía módem del electrocardiograma capturado por el paciente, que permitirá el diagnóstico remoto del paciente.

A modo de resumen, se enumeran las características técnicas básicas del circuito a diseñar:

- Sistema de 10 electrodos externos, empleando el accesorio existente y conforme a las especificaciones de éste.
- Captura secuencial de las 12 derivaciones.
- Cambio de la derivación registrada a partir de la indicación del usuario.
- Parada automática tras la grabación.
- Presentación del nombre de la derivación en el display.
- 100 muestras por segundo de cada señal.
- 5M $\Omega$  de impedancia de entrada mínima.
- Respuesta en frecuencia 0.05 y 40 Hz.
- Ganancia diferencial de 1000.
- 2 min. de tiempo máximo de registro.
- Alimentación de 3,3v, empleando dos baterías alcalinas.
- Transmisión por canal serie RS-232C a 9600 baudios.
- Interruptor de dos posiciones (ON/OFF).
- Tamaño estimado el equivalente a un diskette de 3'5 pulgadas.

### **2.1.2.- Descripción del funcionamiento.**

El dispositivo maestro está preparado para la comunicación con el dispositivo objeto del presente proyecto mediante un modo de funcionamiento llamado *Modo de Funcionamiento 12 Electrodo*.

El dispositivo maestro se selecciona igual que en el modo normal de su funcionamiento, pero el circuito detecta automáticamente la presencia de la conexión del adaptador de 12 electrodos aquí desarrollado, por lo que efectúa, en modo grabación, el registro secuencial de las señales transmitidas por dicho dispositivo adaptador con 10 segundos de grabación de cada canal, mostrando el circuito adaptador durante todo este tiempo la palabra REC en el display. En modo reproducción se realiza la transmisión secuencial por parte del dispositivo maestro de las doce derivaciones, mientras que el dispositivo adaptador muestra en cada momento en el display el nombre de la señal que se está transmitiendo.

### **2.2.- Especificaciones y condicionantes.**

La tecnología a emplear en el proyecto es la de microcontroladores de bajo consumo y circuitería convencional en SMT. El uso de microcontroladores que posean convertidores analógico-digitales y digitales-analógicos, permite simplificar al máximo las necesidades de circuitos externos en el dispositivo maestro, como pueden ser filtros, etc.

Por otra parte, emplear encapsulados válidos para el montaje superficial va a permitir reducir al máximo el tamaño del circuito. Hay que aclarar que la tecnología propuesta es la que va a producir el circuito de tamaño mínimo, resultando todo en tamaño bolsillo y reutilizando la carcasa exterior que se utilizó para el aspecto final del dispositivo maestro de forma que el dispositivo esclavo resulte con la misma apariencia. Esto impone fuertes restricciones de tamaño, tanto de ancho y largo como en la altura.

Además se requiere un consumo mínimo que haga posible su portabilidad, especificación que se resuelve alimentando el módulo con dos baterías alcalinas y mediante un diseño que permite un extenso tiempo de funcionamiento con la solución propuesta.

El sistema formado por dispositivo maestro y dispositivo esclavo es un sistema autónomo, no necesitando del PC para su funcionamiento. La autonomía funcional puede describirse como se detalla a continuación.

El dispositivo esclavo realiza, tras su encendido y conexión al dispositivo maestro que se encontrará encendido en un modo de funcionamiento propio denominado *modo grabación*, la toma de señales y su procesado, formando así las derivaciones del electrocardiograma. Posteriormente las transmite al maestro, quien se encarga de muestrearlas y almacenarlas. Tras pasar el dispositivo maestro al modo propio de funcionamiento denominado *modo reproducción*, ambos dispositivos se ponen de acuerdo mediante un protocolo implementado, que se describe en el capítulo quinto del presente proyecto, gracias al cual mientras el maestro modula y transmite las señales mediante un altavoz, el dispositivo esclavo aquí diseñado va mostrando en un display el nombre de la señal que se reproduce en ese instante, gracias al programa instalado internamente en el microprocesador que se incluye en esta tarjeta, dotándola así de autonomía.

Por lo tanto, para funcionar de forma autónoma, cada uno de los dispositivos precisa de un microcontrolador propio que los comunica y gobierna.

### **2.3.- Motivación y análisis de necesidades.**

Es conocido que los sistemas de telemedicina, especialmente aquellos que incluyen monitorización frecuente de parámetros y señales biomédicas, generan una gran cantidad de datos, que obligan a los profesionales a invertir bastante tiempo en su visualización y análisis, lo que constituye una barrera para el uso de los sistemas que se desarrollan en la actualidad impulsados por las nuevas tecnologías y, en muchos casos, causa el rechazo de los mismos.

Es por ello necesario el desarrollo de sistemas cuya toma de datos sea transparente al usuario, pero eficaz a la hora de realizar el análisis de estos datos. De igual modo se precisan sistemas con elevada capacidad de almacenamiento en memoria, premisa básica en la monitorización a distancia.

### ***2.3.1.- Por qué 12 derivaciones.***

En la actualidad, el Grupo de Tecnología Electrónica ha desarrollado un electrocardiógrafo portátil con transmisión vía módem del electrocardiograma capturado por el paciente. Dicho sistema permite el diagnóstico remoto del paciente. El principal inconveniente de dicho sistema es que sólo realiza la captura con cuatro electrodos, efectuándose la medida diferencial en dos de ellos.

En un ECG completo cada derivación de las 12 derivaciones "mira" una parte específica del corazón, por lo que las variaciones en una derivación podrían indicar un problema en la parte del corazón asociada con esa derivación. En consecuencia, el diseño a desarrollar en este proyecto presenta como objetivos básicos cubrir la funcionalidad de realizar un electrocardiograma completo con el rigor que precisa la cardiología para un diagnóstico eficaz, conservando, en concordancia con el dispositivo existente y las especificaciones de diseño, la disminución del tamaño y consumo del circuito.

## **2.4.- Trabajos anteriores.**

En este apartado se realiza una descripción de los proyectos desarrollados con anterioridad en esta línea de investigación en el Grupo de Tecnología Electrónica, con los cuales el presente proyecto guarda una estrecha relación resultando complementario a ellos.

### ***2.4.1.- Circuito microprocesador para la realización y transmisión de electrocardiogramas.***

El sistema desarrollado en el diseño de esta tarjeta [3][4] se trata de un sistema con 4 electrodos instalados en la zona posterior del dispositivo, efectuándose la medida diferencial en dos de ellos, con otros dos de referencia. Este sistema será el utilizado como dispositivo maestro para el proyecto que aquí se desarrolla.

Las características principales del funcionamiento de este dispositivo se enumeran a continuación,

- Dos modos de operación: grabación y reproducción.
- Salida para amplificador de audio.
- Salida serie con conexión por Infrarrojos y RS-232. Protocolo compatible HAYES, lo que permite la conexión directa a telefonía móvil GSM de última generación.
- Empleo de memoria FLASH para el almacenamiento de datos.

El sistema está diseñado para funcionar básicamente de dos formas distintas, la primera de ellas será realizando la captura de las señales de pulso del paciente gracias a los electrodos conectados a él: modo grabar, y la segunda es la transmisión de las señales almacenadas a un sistema externo: modo reproducir.

Dentro de cada uno de estos modos de funcionamiento existen variaciones de grabación de las señales y formas diferentes de adquisición de los datos reproducidos, según funcione en modo independiente, adquiriendo y procesando las señales provenientes de los cuatro electrodos que posee, o en modo maestro conectado al dispositivo que se desarrolla en el presente proyecto, muestreando y reproduciendo entonces las señales que le envía el dispositivo captador de las doce derivaciones.

Veamos a continuación un breve resumen de sus modos de funcionamiento.

➤ *MODO GRABAR:*

En este modo el dispositivo debe capturar las señales provenientes de distintos tipos de electrodos, y con los distintos tipos de funcionamiento antes explicados.

Una vez que el paciente activa el circuito, el dispositivo registra las señales obtenidas a través de los cuatro electrodos incluidos en el dispositivo. El proceso de almacenamiento se efectúa de forma continua, mientras el paciente no apague el circuito, con un máximo de 4 minutos. Simultáneamente, el circuito indica la detección del ritmo cardiaco mediante un diodo LED indicador y una señal acústica.

Como resultado de esta fase se obtiene al final de su ejecución:

- Existencia de la señal de detección de ritmo cardiaco en LED.
- Sonido audible de la evolución del pulso que se está registrando en el dispositivo.

➤ *MODO REPRODUCIR:*

En este modo el circuito transfiere las señales mediante uno de los siguientes canales:

- Canal audible.
- Canal serie.
- Canal de transmisión por infrarrojos.

La selección del canal de comunicaciones se efectúa de la siguiente manera: primero se detecta la conexión del canal serie; en su defecto, se comprueba la conexión por infrarrojos, y por último, se transmite mediante el canal acústico.

La transmisión se para automáticamente cuando llega al final de los datos adquiridos en la última grabación.

Esta transmisión acústica se realiza cada vez que el dispositivo está grabando o reproduciendo un electrocardiograma siendo simultánea con otra transmisión por otro canal.

El circuito transmite el electrocardiograma almacenado mediante una señal acústica por un altavoz incorporado al dispositivo. Dicha transmisión se efectúa mediante modulación en frecuencia con las características técnicas definidas para la óptima recepción en el sistema receptor.

El circuito transmite digitalmente las señales registradas, según el estándar RS-232. Esta conexión permite la transferencia del electrocardiograma a ordenadores y sistemas de telefonía digital. Para ello el dispositivo debe conectarse al ordenador mediante un cable serie. La transmisión finaliza cuando el dispositivo haya reproducido todos los datos en memoria de la última grabación.

Mediante un convertidor, el circuito permite la transmisión del registro empleando transmisión por infrarrojos.

#### ***2.4.2.- Circuito microprocesador para la decodificación de señales de audio generadas por el circuito de realización y transmisión de electrocardiogramas.***

En este nuevo proyecto se ha desarrollado un circuito microprocesador de bajo consumo en el que la señal de audio del electrocardiógrafo es adquirida y preamplificada. Posteriormente se realiza la conversión frecuencia tensión de la señal recibida. Tras pasar por un banco de filtros la señal ECG es tratada digitalmente al pasar por el convertidor analógico digital del microprocesador. Su principal característica es la calidad de la onda demodulada.

La alimentación puede ser tanto por red como por baterías, permitiendo la movilidad del equipo. La transmisión de la señal recuperada se hace tanto por un canal serie RS-232C como por infrarrojos.

#### ***2.4.3.- Circuito microprocesador para la supervisión continua y grabación de un electrocardiograma remoto ( Holter ).***

En este anterior proyecto se desarrolla una nueva aplicación que amplía el dispositivo existente con nuevas funciones para tener en el mismo sistema un HOLTER portátil, capaz de estar continuamente en modo de adquisición de señales y mantener los dos minutos anteriores y posteriores a un posible evento, voluntario o no, para su posterior reproducción y estudio.

Este circuito funciona en modo grabación y realiza la funcionalidad siguiente: En este modo, el dispositivo registra las señales continuamente, quedando en memoria los dos últimos minutos registrados. Además el sistema genera pulsos en el diodo LED de 0.2 segundos con una periodicidad de 4 segundos para indicar nivel de batería correcto. En caso de detectar nivel bajo de batería, el sistema emite pulsos acústicos de 2KHz, durante 2 segundos, con periodicidad de 10 segundos, por si el paciente estuviera dormido.

El proceso de supervisión queda activo mientras no suceda uno de los siguientes eventos:

- Detección de pulso anormal. Si el pulso detectado al paciente sale del intervalo 50 a 140 pulsaciones por minuto, durante siete segundos consecutivos, se almacenarán dos minutos posteriores, finalizando con una parada del registro. Este proceso es automático, no precisando la intervención del paciente.


- Detección de evento externo. El paciente puede activar mediante el Pulsador de Evento el registro de señales de manera voluntaria. El paciente debe presionar dicho pulsador para entrar inmediatamente en modo grabación. A partir de entonces el circuito registra otros dos minutos, finalizando con una parada del registro.

Como resultados finales de este proyecto, en resumen se obtienen dos puntos principales:

1. Observación de la señal de detección de nivel de batería en LED. En caso de que el nivel de batería sea bajo habrá que escuchar un pulso de aviso.
2. El proceso de supervisión queda activo mientras no suceda uno de los siguientes eventos:
  - Detección de pulso anormal.
  - Detección de evento externo.

#### 2.4.4.- Interrelación de todos los proyectos.

Finalmente para concluir la presentación del marco en el que se desarrolla el presente proyecto, se muestra un diagrama que muestra la relación del presente proyecto con los anteriores trabajos que constituyen esta línea de investigación.





## **Bloque II**

## **Desarrollo del Proyecto.**

---

En este segundo bloque se presentan las bases de la implementación del circuito final, revisando primero una propuesta inicialmente planteada de solución del problema que resultó fallida. Se resalta de este modo la importancia en el presente proyecto de implantar un sistema de adquisición de datos adecuado lo que supone un punto vital en la temática que aquí se trata. Se describe la solución adoptada en sus vertientes hardware y software, así como los componentes utilizadas en las tarjetas analógica y digital. También se explican las rutinas desarrolladas para la aplicación. Igualmente se presenta al lector el protocolo implementado para la comunicación y entendimiento maestro-esclavo.



## Capítulo 3: Desarrollo Hardware

### **3.1.- Primeras soluciones aportadas.**

Una vez fijados los objetivos del proyecto, el primer problema que se plantea es la adquisición de las señales cardiológicas desde el cuerpo del paciente y cómo transmitir las de forma ordenada de forma secuencial sin perder información.

Para la captación de señales desde el cuerpo del paciente se utilizan electrodos médicos que se adhieren al cuerpo en los puntos indicados en el capítulo primero. La adhesión de estos electrodos al cuerpo se realiza añadiendo entre dicho electrodo y la piel un gel conductor que facilita la captación de los impulsos eléctricos por el cable que une el electrodo y la tarjeta electrónica que procesará la señal adquirida.

Para resolver el problema de transmitir las señales secuencialmente sin perder información, se optó por un sistema de captación de dichas señales en paralelo en lo que a conexión con la tarjeta se refiere. Pero, una vez que estas señales llegan a la tarjeta se toma de forma secuencial una muestra de cada una de ellas cada 10ms, durante dos minutos. Es decir, cada 10ms tomo una muestra de todas las señales, obteniendo en total 100 muestras por segundo de cada señal. Por tanto, se buscó un diseño capaz de conmutar cada 10ms para tomar muestras de una señal diferente en cada paso.

No obstante, se mantuvo una estructura en paralelo al realizar la transmisión de datos al dispositivo maestro. En esta estructura se utilizaron para la transferencia de datos dos salidas del canal serie DB9 que conecta ambos dispositivos.

De esta forma se transmitía por una de las salidas del conector cada una de las muestras correspondientes a la secuencia de señales que forman las derivaciones diferenciales, mientras simultáneamente, por la otra de las salidas del canal serie utilizadas para la transferencia, se transmitían las muestras correspondientes a la secuencia de señales procedentes de las derivaciones absolutas. Se transmitían por tanto dos secuencias serie de señales: las derivaciones absolutas y las diferenciales. Si bien cabe objetar que una de las derivaciones absolutas, en concreto la del brazo derecho, hubo de ser transmitida por la salida del canal serie correspondiente a las derivaciones diferenciales por motivo de su procesamiento independiente en la topología del circuito. Las razones de este tratamiento aparte se justifican en el siguiente apartado. Este criterio de transmisión se mantuvo en la resolución final del proyecto.

Este diseño de conmutación para la toma de muestras se implementó mediante una circuitería de componentes discretos basada en multiplexores.

También se hizo necesario el uso de amplificadores debido a la débil naturaleza de las señales cardíacas. Toda esta estructura electrónica se comenta en el siguiente apartado.

Es tarea del dispositivo maestro el captar las distintas muestras de todas las señales, cada 10ms, que le va mandando el dispositivo esclavo. Para ello irá remitiéndose a sucesivas páginas de memoria donde irá grabando los datos muestreados y en las que previamente habrá establecido una correspondencia entre cada una de ellas y el tipo de señal que se está muestreando en ese momento. Es por ello que se estableció un orden previo en la toma cíclica de muestras por parte de ambos dispositivos (se hizo necesario ponerlos de acuerdo), para hacer posibles los saltos de página en el dispositivo maestro de forma secuencial, facilitando así la labor de actualización del puntero utilizado para estos saltos de página y, por tanto, la grabación de los datos.

### **3.1.1.- Multiplexores para selección de señales.**

Inicialmente se realizó una primera propuesta de implementación, la cual resultó infructuosa debido a problemas técnicos que se comentarán posteriormente tras una primera descripción de dicha propuesta.

El diseño realizado en un primer momento para la toma de muestras de señales es el mostrado en el esquemático de la figura [3.1] . En este diseño se puede visualizar la arquitectura de multiplexores utilizada para la conmutación de señales que se describe a continuación.

#### **Multiplexores de señales diferenciales.**

En la esquina superior izquierda pueden observarse dos multiplexores nombrados como MUX46 y MUX47. Estos dos componentes tienen la función de seleccionar en cada momento qué dos señales se van a tomar para calcular cada una de las derivaciones diferenciales. En dichas derivaciones diferenciales sólo intervienen las señales brazo izquierdo (en adelante BI), brazo derecho (en adelante BD), y pie izquierdo (en adelante PI) por lo que éstas señales son las únicas que encontramos conectadas a ambos multiplexores. Por esto los multiplexores seleccionados para la implementación son 4:1 ( los de menor número de entradas posibles válidos para la aplicación, por no encontrarse en el mercado la configuración 3:1), quedando por tanto una cuarta salida desconectada sin utilizar.

Las salidas de estos dos componentes se conectan como entrada al bloque llamado AMPLIFDIF, el cual es un bloque amplificador cuya función es calcular la señal diferencial a partir de las dos entradas. Según la conexión realizada en los multiplexores, el orden en el que se calculan, y posteriormente se transmiten estas señales es el siguiente:

- 1º)  $BI - BD = DI$  ( Primera señal diferencial)
- 2º)  $PI - BD = DII$  ( Segunda señal diferencial)
- 3º)  $PI - BI = DIII$  ( Tercera señal diferencial)

La selección de los multiplexores la realizará el microprocesador, siendo las señales de control para selección de la señal de salida gobernadas por él. Para ambos multiplexores se utilizan las mismas líneas de selección, ya que en los dos sus entradas han sido conectadas de tal forma que al recorrerlas en el mismo orden y a la vez proporcionan las salidas deseadas (DI, DII y DIII) que se acaban de presentar.

### **Multiplexor de señales absolutas.**

Continuando con la descripción del esquemático, bajo estos dos multiplexores comentados nos encontramos un tercer multiplexor que será utilizado para la selección de las derivaciones absolutas.

En este componente nos encontramos el siguiente problema: las derivaciones absolutas que componen el electrocardiograma son nueve, desde V1 hasta V6 y las de BD, BI, PI. Sin embargo, los multiplexores encontrados pasan de ser 8:1 a tener un número tan elevado de entradas (16:1) que se decidió que no compensaba utilizarlos debido a dos factores:

- La gran cantidad de entradas sin conectar desperdiciadas y el uso de un multiplexor que, al tener mayor número de señales de entrada con las que funcionar, introducía más ruido y acoplo entre ellas (aún debido a una sola señal, la diferencia en calidad era considerable).
- El mayor número de señales de selección, lo cual aumentaba las señales de control necesarias para la comunicación del microprocesador con la parte analógica. Posteriormente se verá que se pretende tener el menor número de señales de comunicación posibles de este diseño analógico con el microprocesador debido a que hubo que dividir el diseño en dos placas, una analógica y otra digital. Esta razón fue la de mayor peso.

En su caso, se optó por utilizar un multiplexor 8:1 para seleccionar ocho de estas señales y adquirir de forma independiente la señal correspondiente a la derivación absoluta sobrante, BD. La adquisición independiente de esta señal para su amplificación tuvo el coste de tener que añadir un tercer esquema amplificador para conectarlo a ella, lo cual, por otra parte, nos aseguraba mayor calidad en dicha señal. El darle salida a esta señal por el canal de comunicación serie con el dispositivo maestro fue muy simple debido.

La selección de la señal de salida de este multiplexor observamos que se realiza mediante tres señales, debido a sus ocho entradas, que al igual que en los multiplexores anteriormente descritos, gobierna también el microprocesador. Así pues, estas cinco señales totales de selección, las 2 anteriores y las 3 nuevas ahora, forman parte de la comunicación entre la parte digital del diseño y la parte analógica. En esta primera solución, de momento solo se estudió el diseño de esta segunda parte por ser la más delicada debido al difícil funcionamiento de la electrónica analógica.

Los bloques a los que entran las salidas de estos tres multiplexores descritos representan a las estructuras amplificadoras. En principio, solo se precisaban dos estructuras amplificadoras diferenciadas:

- La estructura amplificadora de señales absolutas.
- La estructura amplificadora de señales diferenciales.

Sin embargo, se hizo necesario tener un tercer bloque amplificador debido a la separación de la señal absoluta del BD que hubo de ir independiente de las demás derivaciones absolutas. Para amplificar esta última señal se utilizó una estructura

amplificadora con el mismo diseño que el utilizado para las restantes señales de su misma característica. A continuación se comentan estas estructuras amplificadoras:

### **Estructura amplificadora de señales absolutas.**

La estructura de diseño de este bloque amplificador de señales puede consultarse en el apartado 4.1.1 debido a que su diseño no varió en la solución final adoptada y se puede encontrar una clara y detallada descripción de este bloque en dicha sección. Se corresponden en el esquemático a los bloques llamados AMPLIFICA y AMPLIFICA2.

### **Estructura amplificadora de señales diferenciales.**

La estructura amplificadora de señales diferenciales es también descrita con posterioridad, debido también a que la estructura de este bloque es la misma que la utilizada en la solución final de este proyecto. Este bloque basa su funcionamiento en la utilidad del amplificador operacional para hallar la diferencia de dos señales; utilizando concretamente un amplificador de instrumentación en montaje adecuado para calcular la resta de las señales conectadas a sus entradas diferenciales. Se corresponde en el esquemático al bloque llamado AMPLIFDIF.

### **Multiplexor de salida.**

A causa de la separación de la derivación absoluta BD del resto de derivaciones absolutas, se necesitó añadir un último componente multiplexor. Esto se debe a que tenemos tres señales resultantes de los tres bloques amplificadores y solo dos salidas al exterior para las derivaciones, que se corresponden con los dos pines del conector DB9 dedicado a conectar el dispositivo maestro y el dispositivo esclavo.

La salida para transferencia de señales al dispositivo maestro a la que se destina uno de los pines del DB9, se corresponde directamente con la salida del bloque amplificador de señales absolutas( SALABS en el esquemático). Es por ello que tan solo queda un pin destinado a salida para transmitir tanto las derivaciones diferenciales como la derivación absoluta BD, lo que se soluciona implantando en el diseño el mencionado multiplexor.

El dispositivo multiplexor seleccionado para realizar la función descrita fue 4:1, en realidad innecesario ya que solo hay que seleccionar entre dos señales a transmitir, debido a que no se encontró un dispositivo menor (2:1). La configuración adoptada de selección, y que puede observarse en el esquemático en el bloque MUX48, fue la de conectar a las tres entradas últimas en ser seleccionadas la salida del bloque amplificador diferencial, de la que proceden en este orden las señales DI, DII y DIII; y conectar a la primera entrada en seleccionarse la salida del bloque amplificador llamado AMPLIFICA2, el cual nos proporciona la mencionada derivación BD. Esta estructura de conexión tiene su explicación en que se quiso respetar un orden de salida de señales establecido, en el que las primeras señales en transmitirse son las diferenciales.

La selección del multiplexor se realizó mediante una puerta NAND de dos entradas. Las entradas a este nuevo componente son las dos señales de selección utilizadas para obtener las salidas de los multiplexores MUX46 y MUX47, que proporcionan las señales diferenciales. El hecho de reciclar estas dos señales para seleccionar en este último multiplexor, permitiendo también así que no haya mas salidas

del microprocesador para gobernar la parte analógica del diseño, motivó el orden de conexión antes comentado y que se explica si se tiene en cuenta la tabla de verdad de esta puerta:

select1	select0	O
0	0	1
0	1	1
1	0	1
1	1	0

Ya que las dos señales de selección serán la misma, por estar conectadas ambas a la salida O de la puerta NAND, en los tres primeros cambios de las señales select0 y select1 se seleccionará en el multiplexor la salida cuarta (correspondiente a la combinación 1-1) y solo en el último caso se selecciona la primera entrada (combinación 0-0 de selección), por lo que a ella conectamos la señal BD para que pase a la salida en último lugar.

### **Causas de desestimación del diseño propuesto.**

A pesar de que aparentemente el diseño descrito, que fue la solución propuesta en primer lugar, es válido, en la realidad no funcionó debido a una serie de fallos. Los más importantes fueron:

- Fallos por acoplo.
- Fallos por ruido de puertas.

A estos fallos se dedican los apartados 3.1.2 y 3.1.3, pero además, una de las carencias más importantes del diseño es el no tener en cuenta, como referencia para la medida y toma de muestras, el punto de Wilson. Este punto de referencia se introdujo en el primer capítulo y es la base respecto de la que se deben tomar los valores en tensión de las señales absolutas. Los valores de esas señales que toma este diseño no son, en consecuencia, fidedignos.

El diseño propuesto proporciona como referencia a nuestras señales la misma referencia que toma el amplificador operacional, es decir 1.5V, por motivos de representación de la señal en la mitad del rango de funcionamiento.

Si bien en la forma de las señales la diferencia entre tomar una referencia u otra es inapreciable para nosotros, desde el punto de vista médico esta medición es incorrecta y podría dar lugar a falsas medidas para diagnóstico. Esta es la razón por la que se debe corregir dicha referencia, además de los factores expuestos a continuación, en la nueva y definitiva estructura que se adoptó para el diseño de esta tarjeta y que se expone en el punto 3.2.




Figura 3.1  
Esquemático de la primera solución propuesta.

### ***3.1.2.- Fallos por acoplo.***

Las mediciones eléctricas que se llevan a cabo en el presente proyecto implican la detección y medición de señales de muy bajo nivel, con amplitudes del orden de mV. Estas señales se amplifican posteriormente, como hemos visto, por una parte del sistema de medición para que se puedan mostrar posteriormente de manera más fácil. Pero antes de ser amplificadas son atacadas por señales de ruido, como se introdujo en el capítulo primero.

Las señales indeseables de ruido por acoplo se pueden generar externamente al sistema de medición o también pueden surgir de la operación inherente de los dispositivos y componentes que constituyen el sistema, y se considera entonces que estas señales se generan internamente.

#### **Acoplos generados externamente.**

Desafortunadamente, el ambiente del laboratorio contiene muchas fuentes de energía eléctrica y magnética que puede producir señales adicionales, indeseables en los conductores que llevan las señales de bajo nivel. Estas señales se amplifican después junto con la señal que se esté midiendo.

Estos efectos de ruido por interferencias electromagnéticas en los cables se reducen en nuestro circuito gracias al blindaje de los cables utilizados. Estos son apantallados, de manera que estas interferencias se eliminan o se reducen al mínimo.

#### **Acoplos generados internamente.**

Aunque físicamente no estén conectados, los conductores cercanos están acoplados eléctricamente por la capacitancia entre ellos. Así, un cambio de voltaje que tenga lugar en una de las pistas de la tarjeta que transportan la señal recién adquirida está acoplado a otras pistas cercanas. La cantidad de capacitancia entre los conductores determina el grado de acoplamiento entre ellos.

### ***3.1.3.- Fallos por retrasos de puertas.***

Cuando se selecciona un canal en un multiplexor, toda la amplitud de la señal no aparece inmediatamente en la salida del multiplexor. Hay un retraso en el tiempo que sigue a un cambio de entrada, antes de que la salida llegue a estar dentro de la exactitud especificada del valor final y que se mantenga allí. Sobre todo en sistemas como el que aquí se trata, en el cual las amplitudes de las señales son tan débiles que quedan ocultas por el ruido del error alrededor de su valor final de tensión de mV, producido por este retraso.

La importancia del tiempo de asentamiento en un sistema de adquisición de datos es que las operaciones se deben llevar a cabo en secuencia, y una operación debe estar completamente establecida antes de poder iniciar la siguiente. El retraso hasta que la señal de salida del multiplexor se ha asentado resulta del tiempo necesario para cargar la capacitancia parásita de entrada al amplificador,  $C$ , a través de la resistencia interna del multiplexor y la resistencia de fuente. Para asegurar que la señal de salida alcance la

amplitud completa, el tiempo de asentamiento calculado teóricamente [5] debería ser de al menos nueve veces la constante de tiempo RC del circuito de entrada. Si las señales de entrada llegan de fuentes con diferentes impedancias entre sí, los tiempos de asentamiento adecuados para cada canal estarán sujetos a variación. Para preservar la exactitud del sistema, la velocidad del mismo debe reducirse para dar lugar a tiempos de asentamiento más grandes, cosa que no es posible en nuestro sistema ya que no se cumplirían las especificaciones.

De todo lo expuesto surge la necesidad de cambiar de esquema a otro mas adecuado que suprima todos estos errores. De la configuración alternativa se habla en el siguiente apartado.

### ***3.1.4.- Configuraciones de sistemas de adquisición de datos analógicos.***

El sistema que se muestra en la figura [3.2] es la forma más sencilla en la que se puede configurar un sistema de adquisición de datos analógicos multicanal y fue el esquema seguido en la primera solución aportada del presente proyecto. Esta configuración parece convincente porque parece dar un sistema de bajo costo y eficiente. Se localiza de modo que todos los canales de entrada pueden compartir un solo amplificador de instrumentación, un circuito de muestreo y retención y un convertidor analógico a digital. Sin embargo, este método de bajo costo también impone varias desventajas principales basadas en intentar corregir los fallos comentados en 3.1.2 y 3.1.3:

- I. Primero, como la amplificación se lleva a cabo después del multiplexor, se debe emplear un multiplexor caro y diferencial para adquirir señales de bajo nivel (es decir,  $<1$  V).
- II. Los tiempos de asentamiento de los canales de entrada presentan diferentes impedancias al amplificador de instrumentación del sistema, aceptando un error mayor en los datos muestreados.

Como resultado de estas limitaciones, esta configuración sencilla del sistema se limita a aplicaciones menos difíciles de adquisición de datos, por ejemplo aquellas en las que todos los voltajes de entrada son de alto nivel ( $>1$  V).




Figura 3.2  
Configuración sencilla de un sistema de adquisición de datos analógicos.

La segunda configuración, la mas correcta, de los sistemas de adquisición de datos se muestra en la figura [3.3]. Esta configuración es más eficiente y se recomienda para sistemas con señales de entrada  $<1\text{ V}$  [5].

El acondicionamiento de señal antes del multiplexor también reduce (e iguala) los tiempos de asentamiento para todos los canales de entrada (porque las impedancias de salida de los amplificadores de instrumentación de cada canal son pequeñas e iguales). La adaptación del acondicionamiento de señal para cada canal de entrada se implementa controlando la ganancia del amplificador de ganancia programable del sistema, como se verá en la descripción del bloque amplificador en el siguiente capítulo.




Figura 3.3  
Configuración para sistemas de adquisición de datos analógicos con señales  $<1\text{V}$

### **3.2.- Solución final adoptada.**

La solución final se realizó manteniendo la idea original por la cual las señales son adquiridas en paralelo y entonces multiplexadas para la transmisión al dispositivo maestro, que realizará la conversión analógica a digital. Si bien, en todo este proceso se modificó, en esta nueva propuesta, la ruta de las señales para el multiplexado, siguiendo

las recomendaciones que se han comentado en el anterior apartado: ahora las señales son primero amplificadas y posteriormente multiplexadas. El esquemático de la solución final se muestra y analiza en el Capítulo 4.

Este cambio se hizo sentir principalmente en que ahora necesitan ser implementados doce esquemas amplificadores en el diseño. Las consecuencias de la necesidad de estos doce esquemas se analizan en 3.2.2.

Gracias a este nuevo esquema se solucionaron los problemas que invalidaban el anterior diseño:

- Las señales en este nuevo esquema se hacen más fuertes desde el primer momento en que son adquiridas por la tarjeta, por lo que ya no le afectan los acoplos entre líneas y los producidos a la entrada de los amplificadores operacionales. Se vencen entonces los fallos que previamente destruían la débil señal.
- Al entrar una señal ya fuerte a la multiplexación, los retrasos de puerta típicos del multiplexor se vuelven insignificantes, debido principalmente a que no existe la capacitancia parásita de entrada al amplificador, el cual estaba antes a la salida del multiplexor. Además, aunque debido a la velocidad de conmutación no se alcance el nivel total de señal a la salida del multiplexor, por ser ya una señal fuerte, el nivel alcanzado será suficiente para distinguirla de la señal de ruido. De esta forma, los retrasos de puerta no afectan a la derivación que se toma en cada instante.

Otros cambios introducidos en el nuevo diseño son:

- ✓ El uso del punto de Wilson como referencia para las derivaciones absolutas, obtenido como combinación de las señales brazo derecho, brazo izquierdo y pie izquierdo. Se consigue así mayor exactitud y validez médica en la adquisición de las señales en tensión.
- ✓ Reducción del número de multiplexores, lo que implica menos ruido por reducción de componentes y menor número de señales de selección. Esto último disminuye el número de líneas necesarias para la comunicación entre los módulos analógico y digital, lo cual es una ventaja tanto para el rutado (que se complicó en gran medida al añadir los doce esquemas amplificadores), como para la conexión entre las dos tarjetas que fue necesario implementar. Ambos aspectos se explican en 3.2.2.

### 3.2.1.- Descripción funcional.

El diagrama de bloques del circuito se muestra en la figura [3.4].




Figura 3.4  
Diagrama de bloques del circuito.

En el esquema anterior se aparecen claramente los dos circuitos principales que constituyen este proyecto:

- Las entradas analógicas que son multiplexadas y enviadas al circuito maestro a través del conector RS-232-C.
- La presentación en una pantalla y con la ayuda de un microprocesador de la información recibida a través del canal serie sobre qué derivación se está reproduciendo en un instante concreto.

El display de caracteres a emplear se seleccionará teniendo en cuenta criterios de calidad de presentación y consumo óptimo, dada la necesidad de alimentar el circuito con baterías.

Para activar el dispositivo existirá un interruptor de dos posiciones. El modo de funcionamiento en que se encuentra, si está en grabación o en reproducción, se lo indicará el dispositivo maestro a través de una serie de señales que le enviará por el conector RS-232-C directamente al microprocesador. Estas señales se tratan en el software del microprocesador, el cual es analizado en el Capítulo 5. En él se explicará como diferencia entre un modo de funcionamiento y otro. Cada modo trabajará entonces con una parte del circuito: el modo grabación con la parte analógica y el modo reproducción con la parte digital donde se encuentra el display.

### **3.2.2.- División en módulo analógico y módulo digital.**

La necesidad de implementar doce esquemas amplificadores en el diseño supuso un inconveniente fundamental si se recuerda que una de las especificaciones de diseño era el reducido tamaño de la placa. La adición de estos doce esquemas a la circuitería, con todos los componentes que los forman y que serán explicados en el análisis del bloque amplificador (4.1.1), hizo entonces necesaria la división de todo el esquema mostrado en la figura [3.4] en dos placas independientes:

- Una placa para el montaje analógico, que incluye la captación de las señales, los esquemas amplificadores y la transmisión serie al dispositivo maestro.
- Una placa para el montaje digital, que incluye el microprocesador, el display de caracteres alfanuméricos y las señales de conexión para gobernar la selección de señales de la placa analógica.

Gracias a la adopción de esta nueva estructura se consiguió realizar físicamente la especificación de espacio debido a que el montaje de las dos placas se realizó en una estructura vertical de dos pisos.

La restricción de tamaño también incluye la altura del dispositivo, ya que se reutiliza la carcasa externa del dispositivo maestro, como se comentó en el Capítulo 2. Esta pudo realizarse gracias al uso del microprocesador en tecnología SMT lo cual hizo que ambas placas pudieran estar muy próximas entre sí en el montaje vertical y gracias a que la placa digital, por llevar menor número de componentes, tiene menor tamaño. Concretamente es de forma cuadrangular que encaja en uno de los extremos de la placa analógica.

### **3.2.3.- Conexión entre módulos.**

La división realizada de la estructura en dos placas diferentes, una analógica y otra digital, necesitó entonces que se realizase la comunicación entre ambas mediante una serie de señales. El número de dichas señales de comunicación se redujo al mínimo, permitiendo así la conexión mediante un cable plano.

Este tipo de conexión ofreció dos grandes ventajas:

- En primer lugar, permitió que la separación entre placas se hiciese lo menor posible gracias a la flexibilidad y a la reducida necesidad de espacio de este conector. Así se consiguió que, a pesar de la división en dos placas diferentes, al poder estar éstas muy próximas entre sí se mantuviese la misma medida de altura en la carcasa que la envuelve, la cual es igual que el dispositivo maestro, de forma que ambos dispositivos tienen las mismas dimensiones y se pudo utilizar una misma fabricación de carcasa para los dos. Esto reduce el coste que supondría adquirir un nuevo envoltorio con dimensiones propias.
- Como segunda ventaja, este conector presenta su longitud. Esta longitud permite que ambas placas no estén unidas de forma rígida, sino que se

puedan separar mas o menos ampliamente permitiendo la manipulación, si fuera preciso, de alguna de las dos placas incluso una vez montadas dentro de la carcasa. Este es el caso del ajuste inicial que precisan los potenciómetros que acompañan a los doce esquemas amplificadores y que permiten regular sus ganancias.

Es preciso hacer notar que no se podría cumplir la especificación de altura, ni por tanto la primera de las ventajas, si la tecnología de todos los componentes utilizados no fuese SMT.

### **3.3.- Aspectos externos.**

Por último, se va a tratar en este capítulo el aspecto externo en el que resultó el dispositivo tras adaptar la carcasa a las salidas externas que éste necesitaba tanto para la comunicación con el dispositivo maestro, como para la toma de señales. Se describe la solución final adoptada en cuanto a conectores, interruptor de encendido y conexión de cables para unir los electrodos al cuerpo del paciente.

#### ***3.3.1.- Conectores RS-232-C.***

En la carcasa que cubre el circuito se pueden distinguir dos salidas de conectores para comunicación RS-232-C del tipo DB9:

- Uno de ellos es para conectar con el dispositivo maestro. Este conector además de llevar las señales de transmisión y recepción para la comunicación serie de las derivaciones digitalizadas con el PC, lleva las señales de gobierno necesarias para el funcionamiento del dispositivo esclavo provenientes del dispositivo maestro.
- El otro conector serie se añadió al diseño para dotarlo de capacidad de comunicación propia con el PC. Así este otro conector es para que el circuito diseñado en este proyecto le mande al PC las señales que componen el electrocardiograma y el PC pueda representarlas en pantalla mediante el software adecuado desarrollado en un proyecto previo.

La comunicación que sigue el protocolo RS-232-C se lleva a cabo en este proyecto mediante los dos conectores del siguiente modo: el dispositivo maestro manda las señales del electrocardiograma digitalizado a través del DB9 que le conecta al dispositivo esclavo y estas señales de comunicación son rutadas directamente al conector DB9 en la misma placa del dispositivo esclavo que las conecta al PC.

### **Norma RS-232-C.**

La norma RS-232-C está recogida en la *EIA* (Asociación de la Industria Electrónica). El puerto serie del ordenador puede venir con dos tamaños distintos según el conector de pines que tenga: el de 25 pines (denominado D25) o el de nueve (D9) y además este podrá ser macho o hembra. La asignación de pines que nos interesa es la que se muestra en la tabla siguiente:

<b>NOMBRE</b>	<b>ABREV.</b>	<b>DB9</b>	<b>DB25</b>
<i>Transmit Data</i>	<b>TD</b>	Pin 3	Pin 2
<i>Receive Data</i>	<b>RD</b>	Pin 2	Pin 3
<i>Request to Send</i>	<b>RTS</b>	Pin 7	Pin 4
<i>Clear to Send</i>	<b>CTS</b>	Pin 8	Pin 5
<i>Data Set Ready</i>	<b>DSR</b>	Pin 6	Pin 6
<i>Signal Ground</i>	<b>SG</b>	Pin 5	Pin 7
<i>Data Carrier Detect</i>	<b>DCD</b>	Pin 1	Pin 8
<i>Data Terminal Ready</i>	<b>DTR</b>	Pin 4	Pin 20
<i>Ring Indicator</i>	<b>RI</b>	Pin 9	Pin 22

La función de cada uno de los pines se puede encontrar en la bibliografía que se facilita al final de este proyecto [i.1], pero los más importantes para nuestro trabajo se reducen a tres de los indicados: el **TD**, el **RD** y el **SG** (respectivamente la transmisión, recepción y señal de tierra del puerto serie). Con la configuración adecuada de estos pines podremos realizar un sistema de comunicaciones serie muy sencillo. La configuración que se utiliza en el presente proyecto para la comunicación entre el ordenador y la tarjeta de desarrollo es la llamada Modem Nulo, que se explica en el Capítulo 4 (4.1.4).

#### **3.3.2.- Interruptor de encendido.**

En el exterior del dispositivo se encuentra también el interruptor de encendido, cuya única función es conectar la línea INPUT del circuito (la cual irá conectada a todas las entradas VCC de los componentes) a la alimentación proveniente de las baterías o a la tierra de éstas.

Es un interruptor de dos posiciones con posicionamiento en ángulo recto sobre la tarjeta y recomendado para equipos de bajo consumo. Tan solo selecciona ON/OFF, siendo el interruptor del dispositivo maestro el que informa del modo grabación o reproducción y se lo comunica al esclavo por la transmisión serie.

#### **3.3.3.- Salida derivaciones.**

Externamente tan solo se ven diez cables apantallados unidos en su parte final a los electrodos, que salen de la carcasa que recubre la tarjeta, a través de diez pequeñas aberturas cilíndricas, adaptadas al tamaño del cable, que se practicaron en dicha carcasa.

Pero internamente, la conexión de estos diez cables apantallados con la tarjeta se realizó soldando sus hilos de transmisión a los pines de un conector de tipo DB15 macho y todas las pantallas unidas a la tierra de dicho conector. En la tarjeta se montó el

conector DB15 hembra y de esta forma se logró adquirir las señales recogidas por los electrodos.

#### **3.3.4.- *Display.***

Por último, el aspecto externo que se observa finalmente en el dispositivo es una pantalla rectangular en la que aparecen cuatro dígitos, que son los suficientes para mostrar los nombres de las señales.

Esta pantalla pertenece al componente display y en realidad su tamaño es mayor, como se puede observar en los catálogos del Apéndice II, ya que en la carcasa la abertura que se practicó fue lo más pequeña posible para que se mostrasen tan solo los dígitos de la pantalla.



## Capítulo 4: Implementación Hardware

En este capítulo se explica cómo se llevó a cabo la implementación hardware del diseño propuesto, analizando por separado los componentes de cada uno de los dos módulos resultantes de la división que se hizo necesaria, comentada en el capítulo anterior, en módulo analógico y en módulo digital. Cabe destacar que dicha implementación, para respetar las especificaciones de espacio, tuvo que realizarse localizando los componentes en una tarjeta a doble cara.

### 4.1.- Módulo analógico.

#### *4.1.1.- Circuitos amplificadores. Configuración.*

La siguiente figura muestra el esquema tipo usado para la captura de las doce derivaciones. Se basa en un amplificador de instrumentación diferencial de ganancia regulable por medio de una resistencia y ajuste de nivel por potenciómetro (figura [4.1]).




Figura 4.1

Esquema del circuito amplificador de adquisición.

El esquema mostrado se puede dividir en cuatro zonas, de las que a continuación se explican sus funciones.

#### Filtro paso alto a la entrada.

Las señales, antes de llegar a su correspondiente entrada diferencial, sufren un filtrado paso alto CR. Este filtrado se hace necesario para eliminar los cambios de continua en el nivel base de representación.

Se ha comprobado que un filtrado paso alta inadecuado puede introducir distorsiones en los segmentos que forman la onda. Es por ello que estudios de la materia [6] han demostrado que un filtrado paso de alta de primer orden con una constante de

tiempo de 3.2s ha sido universalmente adoptado para conservar la forma de onda correcta del electrocardiograma.

### **Potenciómetro de ajuste de nivel.**

El esquema une las dos entradas diferenciales del amplificador en las entradas a un potenciómetro que las conecta a referencia. Este componente se añade para poder ajustar el nivel base de representación de las señales a 1.5V, que es el valor medio de tensión del funcionamiento del circuito y por tanto el nivel medio del rango, en la pantalla del PC, de la señal procesada del electrocardiograma que se reproduce.

Este potenciómetro se ajusta manualmente mediante visualización en pantalla de una señal de prueba calibrándola al nivel medio del rango.

### **Amplificador de instrumentación.**

El amplificador de instrumentación es comúnmente usado para la adquisición de ECG. Los diseños multicanal, además, requieren un gran número de amplificadores. En el presente proyecto los canales de entrada son diez, pero al operar con ellos para obtener las señales diferenciales, que junto con las demás señales absolutas forman las doce derivaciones, se necesitan doce esquemas amplificadores para el diseño.

En este proyecto se realiza la medición de señales que se pueden clasificar como deben amplificar mediante dispositivos que posean la ganancia, impedancia de entrada, relación de rechazo al modo común y estabilidad adecuadas. Es común seleccionar amplificadores de instrumentación para este tipo de aplicaciones, porque son amplificadores diseñados específicamente para cumplir con estos requisitos.

Las interferencias más influyentes de ECG son tratadas de la siguiente forma: las interferencias de la línea de alimentación se atenúan gracias a la razón de rechazo al modo común del amplificador; además se implementó un filtro *notch* a 50 Hz digitalmente en el microprocesador del dispositivo maestro [7].

Varias características de un amplificador de instrumentación lo distinguen de los amplificadores operacionales [8]:

- a) Los amplificadores de instrumentación tienen ganancia finita la cual es ajustable mediante el valor de la resistencia R2 (ver figura [4.2]) y que en la figura [4.1] recibe el nombre de RINA6. Un amplificador operacional tiene una ganancia muy grande, la cual es infinita en el caso ideal. Para proporcionar una ganancia finita el amplificador operacional se suele utilizar con realimentación externa.
- b) El amplificador de instrumentación tiene una entrada diferencial de alta impedancia. El amplificador operacional tiene también una entrada de alta impedancia. Sin embargo, cuando los elementos de realimentación se adicionan alrededor del amplificador operacional, la impedancia de entrada disminuye considerablemente.
- c) El amplificador de instrumentación tiene un rango de voltaje alto y un rechazo en modo común también alto. Aunque los amplificadores operacionales tienen

rechazo y rango de voltaje en modo común, el amplificador de instrumentación es superior a la mayoría de los amplificadores operacionales.

La figura [4.2] muestra el diagrama en bloques de un amplificador de instrumentación. Después de los comentarios anteriores que señalan las diferencias entre el amplificador de instrumentación y el amplificador operacional, la figura muestra que el amplificador de instrumentación está construido con amplificadores operacionales, en concreto el aquí utilizado es el de tres amplificadores operacionales.

Lo usual es que el de tres amplificadores operacionales presente una relación de rechazo común aproximadamente 10 veces mayor que el de un solo amplificador [5] (suponiendo que los dos se diseñen con tolerancias idénticas en sus componentes y tipos de amplificadores operacionales).




Figura 4.2

Diagrama en bloques de un amplificador de instrumentación.

### **Filtro paso bajo a la salida.**

Las fluctuaciones del nivel de base de representación pueden ser un fenómeno de perturbación menor comparado con las interferencias principales, pero puede ser más difícil de eliminar y suprimir. El filtro estándar paso de alta de primer orden utilizado a la entrada no puede bloquear la mayor parte de la deriva del nivel base de representación, por ello y para no perturbar la señal más aún con los posibles ruidos del propio dispositivo, se utilizó un procedimiento diseñado [6] que aplica un filtrado lineal paso de baja para mejorar la señal a la salida.

#### ***4.1.2.- Señales absolutas: Justificación de su configuración. Punto de Wilson: Solución circuital.***

Las señales absolutas, tanto las monopares de los miembros como las precordiales, se introdujeron en el Capítulo 1 como aquellas en las que solamente se utiliza el electrodo positivo del electrocardiógrafo como electrodo explorador. Por lo tanto estas señales al ser amplificadas habrá que buscar un punto que tomar como referencia en el terminal negativo del amplificador de instrumentación.

Wilson tomó como referencia para el polo negativo el denominado *punto cero*, en el que el potencial registrado es nulo. Este punto de Wilson es el que se ha nombrado en el esquemático de nuestro diseño como punto 'V', figura [4.3(a)].

Varias son las soluciones circuitales que se han intentado dar como solución a la hora de implantar este criterio de Wilson en un diseño electrónico. Una de estas soluciones es la propuesta en [6] y se comenta a continuación.

La estructura que se propone asegura un alto rechazo al modo común para cada par de señales de entrada diferenciales. El potencial de la pierna izquierda (F) es tomada como referencia en este estudio. Los voltajes de la salida amplificada en un primer momento son los potenciales del brazo y la pierna izquierda (R y L) y aquellos de las posiciones del pecho (llamados C1 a C6) respecto a F:

$$\begin{aligned} U_R &= R + r_1/r_2(R-F) \\ U_L &= L + r_1/r_2(L-F) \\ &\dots \\ U_{C6} &= C6 + r_1/r_2(C6-F) \end{aligned}$$

A estas tensiones<sup>1</sup>, tras ser ahora multiplexadas, se les resta el potencial F. Se obtienen ocho diferencias,  $U_{R-F}$ ,  $U_{L-F}$ ,  $U_{C1-F}, \dots, U_{C6-F}$ . Finalmente se obtienen las doce derivaciones estándar operando como se muestra a continuación:

$$\begin{aligned} I &= U_{L-F} - U_{R-F} = (L - R)(1+r_1/r_2) \\ &\dots \\ aVR &= U_{R-F} - U_{L-F}/2 \\ &\dots \\ V6 &= U_{C6-F} - (U_{R-F} + U_{L-F})/3 \end{aligned}$$

Sin embargo, la estructura utilizada en este proyecto no es la señalada anteriormente debido a que esta estructura sería más complicada de implementar y precisaría de un mayor número de componentes, lo cual incumpliría las especificaciones de espacio de nuestra tarjeta. Además al disponer ya de un alto rechazo al modo común gracias al uso del amplificador de instrumentación, no se pierde calidad al aplicar nuestra propia solución circuital particular para conseguir este punto común de referencia con el realizar la amplificación diferencial para obtener las señales monopolares.

En nuestro diseño se consideró el punto V situado en el centro del tórax como mostraba la figura [1.2], y como tal punto único en el que se conectan las señales provenientes de los electrodos BI, BD y PI se unieron estas tres señales a través de tres resistencias de 150K. A este punto de unión se le denominó ‘V’ y puede verse en las capturas de esquemáticos de las figuras [4.3(a)] y [4.3(b)] cómo esta señal obtenida V es la que se conecta a la entrada diferencial negativa de los esquemas amplificadores. La unión de las tres señales para formar el punto V puede verse en la figura [4.4].

---

<sup>1</sup> Nota:  $r_1$  y  $r_2$  son las resistencias de realimentación de los amplificadores operacionales de este estudio concreto [6].




Figura 4.3(a)  
Esquema de la placa analógica I.




Figura 4.3(b)  
Esquema de la placa analógica II.




Figura 4.4

Solución circuital propia para la obtención del punto de Wilson.

#### 4.1.3.- Circuitos de salida. Selección de señales.

Debido al cambio de esquema de diseño que se realizó, en la nueva propuesta no fue necesario incluir tantos dispositivos multiplexores como en la primera solución desestimada. De hecho, tras realizar la amplificación a las derivaciones adquiridas tan sólo fueron necesarios dos componentes multiplexores: uno para cada salida analógica. Son dos salidas analógicas porque del primer diseño lo que sí se mantuvo fue el transmitir las señales de salida al dispositivo maestro a través de dos líneas analógicas conectadas a dos pines de conector DB9 usado en la comunicación.

Los multiplexores utilizados fueron entonces dos componentes de 8:1. A cada uno de ellos se conectaron seis de las doce señales, según la tabla que se muestra a continuación. Además, al ser los dos multiplexores de ocho entradas, para ambos se precisan tres señales de selección que pueden ser las mismas para los dos. De este modo las derivaciones son seleccionadas en el mismo orden en cada uno de estos multiplexores de salida, lo que no es problema debido a que se transmiten por diferentes canales. Estas señales de selección son gobernadas por el microprocesador y comunicadas por tanto desde la tarjeta analógica a la digital. Los nombres que aparecen en las capturas esquemáticas para estas señales son *select0*, *select1* y *select2* y son actualizadas a sus correspondientes valores en el programa elaborado para el software del microprocesador que se verá en el Capítulo 5.

La ventaja de esta solución aportada es que ambos canales tardan el mismo tiempo en transmitir su señal y este tiempo es la mitad que si se transmitieran las doce señales consecutivamente.

A continuación se muestra la tabla que asocia las derivaciones a los pines utilizados para estas salidas analógicas en el conector y el orden en que se transmiten según su conexión y los valores de las señales de selección.

DERIV.	SELECT2	SELECT1	SELECT0	DB9-1	DB9-6
I	0	0	0	*	
II	0	0	1	*	
III	0	1	0	*	
aVR	0	1	1	*	
aVL	1	0	0	*	
aVF	1	0	1	*	
V1	0	0	0		*
V2	0	0	1		*
V3	0	1	0		*
V4	0	1	1		*
V5	1	0	0		*
V6	1	0	1		*

#### 4.1.4.- Conectores para la comunicación. Señales de conexión.

Se comentan en este apartado los dos tipos de conexiones necesarias: la comunicación serie con el dispositivo maestro y el PC, y por otra parte la comunicación entre placas. Para ambas se detallan sus señales de conexión.

##### Conectores serie.

Los conectores seleccionados para la comunicación con el dispositivo maestro y con el PC son conectores DB9 que siguen la norma de comunicación RS-232-C en lo que a transferencia de datos con el PC se refiere, como se comentó en el Capítulo 3. De todas las líneas que forman este protocolo en la presente aplicación sólo se utilizan tres de ellas, en la implementación de la aplicación llamada *Null Modem* (Módem Nulo, figura [4.5]) que se explica a continuación.

- *Null Modem*: Usada para conectar dos terminales y transferir ficheros entre ambos. Resulta muy simple hacer un cable serie únicamente con los tres pines anteriormente comentados conectados, siendo la transmisión de uno la recepción del otro.




Figura 4.5  
Protocolo *Null Modem*.

Existen dos conectores del tipo DB9, uno para comunicar la tarjeta esclavo con la tarjeta maestro y otro para la comunicación con el PC.

➤ Conector para comunicación con el PC:

Este conector sólo utiliza los pines de RX (pin 2), TX (pin 3) y GND (pin 5). La señal de comunicación le llega ya transformada a la norma eléctrica RS-232-C desde el dispositivo maestro, el cual dispone de un transceiver que realiza esta función. Los pines de RX y TX se rutan por la placa directamente desde el conector DB9 de comunicación con el dispositivo maestro.

➤ Conector para comunicación con el dispositivo maestro:

Las señales de este conector son las encargadas de conectar ambas tarjetas (maestro y esclavo) y establecer un protocolo de comunicación entre ellas. Este protocolo se describe en el Capítulo 5. Las señales utilizadas por cada pin son:

Pin nº	Nombre	Función
1	CAD2	Una de las dos salidas analógicas de derivación al dispositivo maestro.
2	RX	Recepción del protocolo Null Modem.
3	TX	Transmisión del protocolo Null Modem.
4	S_IN0	Señal de comunicación maestro-esclavo del protocolo implementado.
5	GND	Tierra común de ambas tarjetas.
6	CAD1	Una de las dos salidas analógicas de derivación al dispositivo maestro.
7	S_IN1	Señal de comunicación maestro-esclavo del protocolo implementado.
8	VALIDO	Señal del protocolo maestro-esclavo que valida la transmisión de una derivación.
9	S_IN2	Señal de comunicación maestro-esclavo del protocolo implementado.

Se mantiene aquí la decisión descrita en la primera solución adoptada consistente en utilizar dos salidas analógicas para transmitir, de este modo en paralelo, las derivaciones cardiológicas adquiridas hacia el dispositivo maestro.

**Conector entre placas.**

La división en placa analógica y placa digital hizo necesario la comunicación entre ambas, ya que el microprocesador manda las señales de selección a los multiplexores. Además, las órdenes del dispositivo maestro llegan a través del conector DB9 situado en la placa analógica y hay que hacerlas llegar al microprocesador del dispositivo aquí diseñado. Las señales necesarias para la comunicación entre ambas placas se transmiten a través de un cable plano y son:

Pin nº	Nombre	Función
1	S_IN2	Señal de protocolo maestro-esclavo que hay que llevar al microprocesador.
2	S_IN1	Señal de protocolo maestro-esclavo que hay que llevar al microprocesador.
3	S_IN0	Señal de protocolo maestro-esclavo que hay que llevar al microprocesador.
4	INPUT	Alimentación de dispositivo.
5	GND	Tierra del dispositivo.
6	VALIDO	Señal de protocolo maestro-esclavo que hay que llevar al microprocesador.
7	SELECT0	Señal de selección de los multiplexores de salida.
8	SELECT1	Señal de selección de los multiplexores de salida.
9	SELECT2	Señal de selección de los multiplexores de salida.

## **4.2.- Módulo digital.**

### ***4.2.1.- Introducción al microprocesador MC68HC11E1.***

#### **Características de memoria.**

A modo de resumen de la amplia documentación existente sobre el microprocesador [9] [i.2] se describen algunas de las características del mismo. Es un sofisticado microprocesador con diversas necesidades integradas en el sistema, tiene una velocidad nominal de 2 MHz y los sistemas de memoria interna incluyen hasta 12 Kbytes de ROM, 512 bytes de RAM y 512 bytes de EEPROM.

#### **Modos de funcionamiento.**

Este potente microprocesador tiene dos modos principales de funcionamiento: *single chip mode* y *expanded multiplexed mode*. La diferencia básica entre ellos va a ser la presencia o no de memoria externa adicional. Existe un tercer modo de operación muy interesante, y es en el que basa su aplicación el presente proyecto: *special bootstrap mode*. En este modo podemos aprovechar un pequeño software de comunicación residente en ROM interna del microprocesador (firmware) implementado en las direcciones \$BF40-\$BFFF, de modo que cuando el microprocesador arranca en modo *bootstrap* el vector de reset se toma de esta memoria ROM y el microprocesador procede a ejecutar dicho firmware. Este firmware inicializa el sistema SCI para, a través de él, volcar en RAM interna un programa almacenado en algún dispositivo externo de memoria y tras ello salta al programa cargado en la dirección \$0000 en RAM para proceder a su ejecución. El inconveniente de este arranque es que en nuestro desarrollo no existe dispositivo externo de almacenamiento. Este problema se solucionó configurando el microprocesador para que al arrancar en modo *bootstrap*, el funcionamiento del sistema lanzase directamente la ejecución desde memoria EEPROM interna, configuración para la que está preparado el microprocesador. Por lo tanto sólo tenemos que almacenar previamente en esta memoria EEPROM interna el programa de nuestra aplicación para su ejecución.

#### **Funciones periféricas.**

Las principales funciones periféricas están también integradas en el propio chip lo que permite ahorrarnos bastantes componentes adicionales. Entre ellos tenemos:

- Un convertidor de ocho bits de resolución y con ocho canales de entradas analógicas.
- Un canal de comunicaciones asíncrono (SCI), totalmente compatible con el puerto serie del ordenador. (Esto es especialmente importante para el dispositivo maestro).
- Un sistema de supervisión y gestión de interrupciones.
- Un canal de comunicaciones síncrono (SPI).

- Un temporizador principal de 16 bits con tres líneas de captura, cinco líneas de comparación de salida y funciones de interrupción de tiempo real.
- Un acumulador de ocho bits que puede contabilizar intervalos de tiempo o eventos externos.
- Un sistema *watchdog* para protección contra fallos de programa.
- Dos modos de operación, controlados por software, se usan para el modo de bajo consumo (modos *STOP* y *WAIT*).

De estas características, la de más importancia para nosotros es el conversor A/D integrado en el propio microprocesador. Para ampliar la información acerca de sus características, decir que es de ocho bits con *sample and hold*, el tiempo de conversión es de 32 ciclos de reloj, incluye ocho canales multiplexados y dos líneas específicas se usan para proporcionar las tensiones de referencia. Estos ocho canales están disponibles en uno de los puertos del sistema.

#### **4.2.2.- Display de 7 segmentos.**

El dispositivo display seleccionado para el presente proyecto consta de cuatro dígitos externos, suficientes para mostrar los nombres de las señales en la fase de funcionamiento PLAY. Cabe añadir que en la fase de funcionamiento REC también es útil este display ya que al comenzar la captura de las señales muestra en pantalla la palabra ON e indica cuando finaliza la captura de las muestras escribiendo en pantalla OFF.

El protocolo de escritura en este dispositivo es muy sencillo de implementar. Basta saber que cada uno de los cuatro dígitos se direcciona, cuando se pretenda modificar, a través de dos pines de entrada A1 y A0 (ya que con estas dos líneas obtenemos cuatro posibles valores). Dispone también de un bus de datos de siete líneas a través del que se le transmite el carácter a representar. La correspondencia entre carácter y valores correspondientes de las líneas se proporciona en el catálogo del fabricante, que puede verse en el Apéndice II.

Aparte de las líneas de alimentación y tierra, se completa el patillaje con una línea de habilitación de escritura que se activa cuando el valor en el bus de datos es estable y permite así el cambio de carácter en el dígito direccionado.

El proceso de comunicación que ha de seguir el microprocesador para manejar los cambios de datos en el display es por tanto:

1. Volcar en las líneas que forman el bus de datos del display (D0-D6) los valores correspondientes al carácter que se quiera escribir en pantalla, según la tabla dada por el fabricante en el catálogo. Primero se realiza este paso para dar opción al dato a estabilizarse en las líneas.
2. Poner en las dos líneas conectadas a los pines A0 y A1 el valor correcto que direcciona el dígito que se quiere variar.

3. Activar la línea conectada al pin  $\sim$ WR, que es el que habilita la escritura en el dígito seleccionado, poniéndola a cero ya que es una entrada activa a nivel bajo.
4. Acto seguido se desactiva rápidamente esta señal  $\sim$ WR para que el valor seleccionado no sufra ninguna modificación por ruido en las líneas de datos.

Por último tan sólo destacar que este dispositivo tiene la capacidad de funcionar a 3 ó 5 voltios. Se seleccionará un modo u otro según la intensidad de luz que se quiera obtener en los dígitos. En el presente proyecto se contempló la posibilidad de elegir una alimentación u otra, para lo cual se introdujo un nuevo componente: el convertidor de tensiones MAX619.

#### **4.2.3.- Convertidor de tensiones DC-DC MAX619.**

Este componente se introduce para poder seleccionar el tipo de alimentación, y por tanto la intensidad de iluminación, en el display. Convierte la tensión de entrada de 3V a una tensión de salida de 5V.

Se trata de un pequeño integrado de ocho pines que necesita la conexión de dos condensadores a cuatro de estos pines (se puede ver el esquema típico de operación en el catálogo proporcionado por el fabricante en el Apéndice II). Los otros cuatro pines de funcionamiento corresponden a tierra, tensión de entrada (3 V), tensión de salida (5 V) y el pin de shut-down que activa el dispositivo cuando se precise la conversión.

#### **4.2.4.- Señales a procesar por el microprocesador.**

Se tratan ahora las señales que gobierna el microprocesador, entradas y salidas, y sus funciones. Todas estas señales se pueden observar en el esquemático de la figura 4.6 en el siguiente apartado.

##### **Señales de entrada.**

- Señal NBAT: Es la señal que le indica al microprocesador el nivel de tensión al que se encuentran las baterías del sistema. La señal de tensión entra directamente por el pin 1 del puerto E, que es el puerto para entradas analógicas, y acto seguido pasa al convertidor analógico/digital que convierte este valor al valor numérico correspondiente en la escala de digitalización. Por convenio, si este valor es mayor que 53, lo que corresponde a unos 1.8 V o menor, el sistema se ha programado para que realice su función como se verá en el Capítulo 5.
- S\_IN0, S\_IN1 y S\_IN2: Son las señales que llegan al microprocesador procedentes del dispositivo maestro y gracias a las cuales éste último le da las órdenes pertinentes al esclavo para arrancar en el modo correcto y generar las señales adecuadas.

### **Señales de salida.**

- Líneas del bus de datos D0 a D6: Conectadas al puerto C del microprocesador (PC0-PC6). Se conectan con el display y le transmiten los valores de las líneas correspondientes al carácter que se pretende mostrar en el dígito seleccionado cuando se active la señal que habilita el cambio. Estos valores han sido previamente cargados en el programa de la aplicación.
- A0 y A1: Conectadas al puerto B en los pines PB0 y PB1 respectivamente. Se utilizan para direccionar el dígito del display que va a ser modificado, como ya se explicó en 4.2.2.
- SELECT0, SELECT1 y SELECT2: Son las señales que parten del microprocesador directamente a gobernar a los multiplexores. Están programadas para que se activen según se vaya haciendo necesario que estos multiplexores proporcionen cada una de las salidas en el orden establecido. Las activa el programa de la aplicación, que se estudiará en el siguiente capítulo.
- ~WR: Con esta señal el microprocesador gobierna al display y le indica cuándo está estabilizado en el bus de datos el carácter a representar, dándole así permiso para modificar el dígito.
- ~ON/OFF: Conectada al puerto B (PB6), esta línea se activa cuando se va a trabajar con el display y ofrece la posibilidad de alimentarlo a 5 V. Concretamente, activa el dispositivo MAX619 (4.2.3) para que realice la conversión de 3 a 5 V y se tenga la posibilidad de alimentar al display con esta tensión alternativa. La señal que sale por PB6 estará rutada al pin de shut-down del convertidor.
- VALIDO: Conectada al puerto B (PB7), esta línea pertenece al protocolo de comunicación dispositivo maestro/esclavo y es la encargada de transportar información en el sentido esclavo → maestro de la comunicación. En concreto le indica que está a él conectado, por lo que el arranque se produce en modo 12 derivaciones y posteriormente le va indicando los cambios de señal en grabación.

#### ***4.2.5.- Arquitectura de conexión.***

A continuación se muestra en la figura 4.6 el esquemático resultante del diseño de la placa digital. Se podrá ver en sus correspondientes PCBs del Capítulo 6 que sus dimensiones son más reducidas, por el menor número de componentes, pero, aún así, se tuvo que continuar con el diseño a doble cara para que pudiera encajar correctamente en la zona correspondiente de la placa analógica. El display se situó en la cara superior para que sus dígitos pudieran asomar al exterior por la abertura que se practicara a tal efecto en la carcasa.




Figura 4.6.  
Esquema de la placa digital.

## Capítulo 5: Implementación Software

En este capítulo se desarrolla el programa de la aplicación, escrito en lenguaje ensamblador del microprocesador. En el Capítulo 2 se realizó una introducción a la funcionalidad del dispositivo maestro y en sucesivos capítulos se menciona la necesidad de establecer un protocolo que comunique ambos dispositivos ya que trabajan juntos conectados entre sí por el DB9. Se desarrolla ahora como se realizó la implementación de este protocolo y el gobierno de las señales necesarias para ello.

### ***5.1.- Protocolo implementado de comunicación entre los dispositivos maestro-esclavo.***

Para establecer el protocolo de comunicación entre ambos dispositivos fue necesario utilizar tres señales provenientes del dispositivo maestro y una con origen en el dispositivo esclavo. En el dispositivo maestro estas líneas se reutilizaron de señales que sólo tenían utilidad en la aplicación opuesta a aquella para la que se reutilizan. Por ejemplo, señales como el altavoz o el led de transmisión que sólo se utilizaban en el maestro en modo PLAY, son habilitadas para comunicación con el dispositivo maestro en modo REC. Además fue necesario modificar el programa interno del microprocesador del dispositivo maestro para atender ahora a este nuevo modo de funcionamiento, teniendo en cuenta que debe realizar la grabación de doce derivaciones y cumplir el protocolo que aquí se implementa. Ello no supuso problema alguno ya que el dispositivo maestro está preparado para la reubicación de código, por lo que su funcionamiento puede ser reprogramado con el microprocesador situado ya sobre la propia tarjeta que constituye el producto.

#### ***5.1.1.- Señales de protocolo del dispositivo maestro.***

Son las tres señales de entrada al canal serie de la placa analógica llamadas S\_IN0, S\_IN1 y S\_IN2.

##### **➤ S\_IN0**

Se resolvió en un primer momento el problema de saber cuándo el microprocesador debería cambiar las señales de selección de los multiplexores para mandar los datos de la nueva señal al dispositivo maestro, suponiendo que ya nos encontramos en modo REC.

La toma de muestras de cada derivación se realiza durante 10 ms y la temporización corre a cargo del dispositivo maestro. Entonces se decidió utilizar la señal S\_IN0 para que el maestro indicase al esclavo cuándo finaliza la toma de muestras de una señal ( $S\_IN0 = 1$ ), momento en el que el esclavo cambia las señales de selección para empezar a captar la nueva señal, y durante el tiempo en que se está desarrollando la captura ( $S\_IN0 = 0$ ), tiempo durante el cual el esclavo permanece a la espera.

### ➤ S\_IN1

Tras resolver el problema anterior, se planteó el modo por el que el dispositivo esclavo podría saber si se arranca en modo REC, y pasar a la parte del programa que se encarga de gobernar las señales de selección, o en modo PLAY, para pasar entonces a escribir en el display los nombres de las derivaciones representadas. Debido todo ello a que el interruptor del dispositivo esclavo tan sólo era de dos posiciones (ON/OFF) y no puede discernir sobre arrancar en un modo u otro, simplemente arranca.

Para ello se utilizó la señal S\_IN1. Esta señal se comprueba al inicio de la aplicación y según el valor mandado por el maestro se comienza a ejecutar el modo REC ( $S\_IN1 = 0$ ) o el modo PLAY ( $S\_IN1 = 1$ ).

Pero esta señal tiene además una segunda función. Resuelve también el problema que se presenta en modo PLAY cuando se está escribiendo en pantalla el nombre de las señales y hay que mantenerlo durante el tiempo que dure la reproducción antes de pasar al código del programa que cambia los dígitos. Es decir, hay que indicarle al esclavo de alguna manera cuándo comienza y termina la reproducción de cada señal para que mantenga el nombre. Para ello, en la rutina de escritura que se implementa dentro del programa, se utilizó esta señal con valor  $S\_IN1 = 0$  mientras reproduce, para que se mantenga sin salir de la rutina de escritura, y con valor  $S\_IN1 = 1$  cuando termina la reproducción de cada señal, indicándole así que puede salir de la rutina de escritura.

### ➤ S\_IN2

Tras resolver estas indicaciones iniciales necesarias para el dispositivo esclavo, surgieron dos nuevos problemas de comunicación tales que, para solucionarlos, fue necesario introducir una tercera señal: S\_IN2.

Al inicializar los dos dispositivos existen valores transitorios de las señales. Concretamente sucede esto en la señal S\_IN1, la cual es crítica para el modo de funcionamiento en que arranca el dispositivo esclavo. Es por ello que se implementó esta nueva señal para sincronizar y se realizó en dos etapas, para evitar los posibles valores transitorios en ella misma. En primer lugar el esclavo espera a que esta señal se active a '1' y tras reconocerla vuelve a esperar a que se desactive ('0') para pasar entonces a comprobar el valor de S\_IN1 que ya estará estabilizada. La segunda espera se realiza debido a que podría ocurrir que el valor que toma el programa durante el transitorio de encendido de la señal S\_IN2 fuese ya '1' y pasara inmediatamente a leer S\_IN1 cuando aún no ha esperado lo suficiente.

Esta señal tiene también dos funciones. La segunda función surgió de la necesidad, al estudiar el funcionamiento en modo REC, de salir de dicho modo una vez que se hayan seleccionado las seis señales necesarias de los multiplexores y se haya reseteado el contador. En ese instante, tras comprobar que S\_IN0 se pone a '1' para cambiar de derivación, se comprueba S\_IN2 y si su valor es cero directamente sale de esa zona del código para volver al principio del programa.

Cabe destacar que el programa se ha diseñado de forma que nunca acaba su ejecución, sino que tras trabajar en cada una de los modos REC o PLAY, siempre vuelve al principio para volver a decidir (según S\_IN1) por dónde empieza de nuevo.

### **5.1.2.- Señal de protocolo del dispositivo esclavo.**

Como se comentó anteriormente, sólo fue necesaria una señal por parte del dispositivo esclavo para confirmar la recepción de las órdenes del maestro y realizar así un protocolo seguro con confirmación. Esta señal es la señal llamada “valido”.


#### **➤ VALIDO**

El microprocesador del dispositivo maestro utiliza esta salida para comunicar al maestro que el encendido se va a realizar en modo *doce derivaciones* así el maestro al arrancar comprueba esta señal y sabe que ha de tener lugar el protocolo de comunicación inicial para el arranque en este modo de funcionamiento.

Durante el desarrollo del modo REC también es necesario el uso de esta señal para comunicación, ya que el microprocesador de la presente aplicación indica con ella cuándo ha realizado el cambio de las señales de selección de los multiplexores para que comience a grabar las muestras el maestro. Esto lo realiza con el valor valido=0. Inmediatamente vuelve al valor valido=1 para indicar la estabilización de las señales de selección en la siguiente grabación por el mismo procedimiento.

### **5.1.3.- Diagrama de flujo del protocolo implementado.**

A continuación se muestra el diagrama de flujo seguido para la implementación del protocolo descrito.



## **5.2.- Programación en modo *bootstrap*.**

En este apartado se describen las condiciones de conexionado y configuración de registros internos necesarias para que el microprocesador arranque en este modo especial de funcionamiento. No sólo era necesario arrancar en modo *bootstrap* la ejecución del programa, además fue preciso conseguir que el microprocesador no buscara el programa de autoarranque en memoria externa sino que directamente ejecutase desde memoria EEPROM interna, donde previamente se habrá instalado dicha aplicación.

### ***5.2.1.- Requisitos de configuración y memoria del MC68HC11E1.***

#### **Requisitos de configuración.**

Durante el reset se establece el modo básico de operación que determina si el microprocesador funcionará como un sistema de programa autocontenido en el propio chip o un sistema expandido que incluye dispositivos externos de memoria. En el presente proyecto ha de configurarse el dispositivo para arrancar en el modo *bootstrap*, que es una variación especial del modo de funcionamiento constituido por un único chip que es el propio microprocesador.

El mecanismo hardware de selección de modo se realiza con los niveles lógicos que se comuniquen a los pines MODA y MODB mientras el microprocesador está en la fase de reset. En la siguiente tabla se muestran los diferentes modos de operación según los niveles lógicos de estos dos pines:

<b>MODA</b>	<b>MODB</b>	<b>NOMBRE MODO</b>
1	0	Normal Single Chip
1	1	Normal Expanded
0	0	Special Bootstrap
0	1	Special Test

Los diseñadores del microprocesador se anticiparon a la necesidad de facilitar un camino práctico para forzar al dispositivo a saltar directamente a EEPROM después de un reset. Tras inicializar el SCI y el puerto D, el programa de autoarranque busca un carácter \$FF que determinará la velocidad de transmisión para recibir el programa de un dispositivo externo. Si se recibe un carácter de *break* en ese momento, en vez de \$FF, se ejecuta inmediatamente un salto directo al comienzo de la EEPROM ( \$B600).

Como el programa de autoarranque ya transmite por sí mismo un carácter de *break*, el usuario puede unir los pins RxD y TxD juntos a una resistencia de *pullup*, y entonces hacer un reset en el modo *bootstrap*, consiguiendo así que el dispositivo arranque en el modo que deseamos para nuestra aplicación realizando un salto directo a EEPROM en el arranque.

**Requisitos de memoria.**

Debido a que sólo disponemos de la memoria interna EEPROM para almacenar nuestro programa, sin la posibilidad de añadir dispositivo externo alguno de almacenamiento, se requiere programar toda la aplicación, tanto la parte de funcionamiento en modo REC como la parte de funcionamiento en modo PLAY, de forma que quepa en 512 bytes totales que conforman la memoria EEPROM interna, desde la dirección \$B600 hasta la \$B7FF.

Esto supuso una gran restricción ya que hubo de tenerse en cuenta el tamaño en bytes que ocupaba cada instrucción y depurar y perfeccionar el algoritmo, de forma que se pudiera programar el dispositivo de la forma más compacta posible.

La aplicación finalmente desarrollada tiene un tamaño de 509 bytes desde la dirección \$B600 hasta la \$B7FC. Las direcciones más destacadas en el mapa de memoria son además:

- Dirección base de los registros: \$1000.
- Dirección de la pila: \$00FF.

La aplicación utilizada para compilar la aplicación escrita en lenguaje ensamblador, y crear el fichero que sería escrito en el microprocesador, es el programa *THR 68HC11 Simulator* en su versión demo que es suministrada gratuitamente.

**5.2.2.- Registros internos del MC68HC11E1 utilizados.**

Se describen en este apartado los registros del microprocesador que fue necesario utilizar para el desarrollo de la aplicación. Se muestra la utilidad de cada uno de sus bits y la señal para la que son utilizados cada uno de éstos. Sólo se comentará el uso de los bits que son utilizados en el diseño.

- ✓ **PORTA:** Registro donde se almacenan los valores de los pines del puerto A.

\$1000	B7	B6	B5	B4	B3	B2	B1	B0	
	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0	Nombre bit
		OC2				IC1	IC2	IC3	Función
		LED				S_IN0	S_IN1	S_IN2	Nombre señal

- ✓ **PORTD:** Registro donde se almacenan los valores de los pines del puerto D.

\$1008	B7	B6	B5	B4	B3	B2	B1	B0	
			PD5	PD4	PD3	PD2	PD1	PD0	Nombre bit
							TxD	RxD	Función
							TxD	RxD	Nombre señal

- ✓ **PORTB:** Registro donde se almacenan los valores de los pines del puerto B.

\$1004

B7	B6	B5	B4	B3	B2	B1	B0	
PB7	PB6	PB5	PB4	PB3	PB2	PB1	PB0	Nombre bit
PB7	PB6	PB5	PB4	PB3	PB2	PB1	PB0	Función
VALIDO	~ON / OFF	~WR	SELECT2	SELECT1	SELECT0	TxD	RxD	Nombre señal

- ✓ **PORTC:** Registro donde se almacenan los valores de los pines del puerto C.

\$1003

B7	B6	B5	B4	B3	B2	B1	B0	
PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0	Nombre bit
PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0	Función
	D6	D5	D4	D3	D2	D1	D0	Nombre señal

- ✓ **DDRC:** Registro de dirección de los datos para el puerto C (E /S). Los valores son 0 = entrada, 1 = salida. Se programa de salida en nuestra aplicación.

\$1007

B7	B6	B5	B4	B3	B2	B1	B0	
DDC7	DDC6	DDC5	DDC4	DDC3	DDC2	DDC1	DDC0	Nombre bit
	1	1	1	1	1	1	1	Función (E/S)

- ✓ **ADCTL:** Registro de control de estado para la conversión analógica/digital.

\$1030

B7	B6	B5	B4	B3	B2	B1	B0	
CCF		SCAN	MULT	CD	CC	CB	CA	Nombre bit
0		0	0	0	0	0	1	Valor

- CCF: Flag de conversión completa: 0 = Conversión no completada.  
1 = Conversión realizada.
- CD CC CB CA = 0 0 0 1 significa que el canal de entrada para la señal analógica es AD1, es decir el bit 1 del puerto E, y el resultado se mostrará en el registro ADR2.
- SCAN = 0 significa que realizará cuatro conversiones y parará.
- MULT = 0 significa que la conversión se realiza de forma simple por el canal especificado.

- ✓ **ADR2:** Registro de resultado de la conversión analógica/digital.

\$1032

B7	B6	B5	B4	B3	B2	B1	B0	
AD27	AD26	AD25	AD24	AD23	AD22	AD21	AD20	Nombre bit

- ✓ **OPTION:** Registro de opciones de configuración del sistema.

\$1039

B7	B6	B5	B4	B3	B2	B1	B0	
ADPU	CSEL	IRQE	DLY	CME		CR1	CR0	Nombre bit
1	0	0	0	0		0	0	Valor

En este registro sólo utilizamos el primer bit el cual, al darle el valor 1, activa el conversor del sistema.

### 5.3.- Algoritmos de programación.

Se exponen a continuación los algoritmos diseñados para la posterior codificación en lenguaje ensamblador. Las estructuras aquí expuestas sólo son una referencia base para la posterior codificación, ya que al no tratarse de un lenguaje de alto nivel, han de adaptarse posteriormente a la implementación mediante saltos a distintas líneas de programa marcadas con etiquetas propias de la programación en ensamblador.

#### 5.3.1.- Rutina REC.

```

SI ADR2>53                                *Comprobar el nivel de batería.
    Parpadear el LED
FIN SI

MIENTRAS S_IN2 = 0                          *Comprobación del establecimiento
FIN MIENTRAS                                *de las señales en la inicialización.

MIENTRAS S_IN2 = 1
FIN MIENTRAS

SI S_IN1 = 0                                 *Modo REC
    CONTADOR = 0
    Escribir “_REC” en el display
    MIENTRAS CONTADOR<6
        MIENTRAS S_IN0 = 0                  *Indica que va a cambiar de señal.
        FIN MIENTRAS
        SELECT0 = 0                          *Resetea las señales de selección.
        SELECT1 = 0
        SELECT2 = 0
        SELECT0 = bit 0 del CONTADOR
        SELECT1 = bit 1 del CONTADOR
        SELECT2 = bit 2 del CONTADOR
        VALIDO = 0                            *Indica que la señal está
                                                *seleccionada.
        MIENTRAS S_IN0 = 1                  *Graba la señal actual durante 10ms.
        FIN MIENTRAS
        VALIDO = 1
        CONTADOR = CONTADOR + 1
    FIN MIENTRAS
FIN SI
Escribir “_OFF” en el display
Ir al principio
    
```

#### 5.3.2.- Rutina PLAY.

```

SI S_IN1 = 1
    CONTADOR = 0
    
```

```

MIENTRAS CONTADOR<12
  SEGÚN (CONTADOR)
    CASO 0:
      Escribir "~_dI"
    CASO 1:
      Escribir "~dII"
    CASO 2:
      Escribir "dIII"
    CASO 3:
      Escribir "~aVR"
    CASO 4:
      Escribir "~aVL"
    CASO 5:
      Escribir "~aVF"
    CASO 6:
      Escribir "~_V1"
    CASO 7:
      Escribir "~_V2"
    CASO 8:
      Escribir "~_V3"
    CASO 9:
      Escribir "~_V4"
    CASO 10:
      Escribir "~_V5"
    CASO 11:
      Escribir "~_V6"
  FIN SEGÚN
  CONTADOR = CONTADOR + 1
FIN MIENTRAS
Escribir "~_OFF"
FIN SI
Ir al principio

```

### 5.3.3.- Rutina *ESCRIBE*.

Esta rutina se implementó para ser llamada cada vez que es necesario escribir en el display. Implementa el protocolo de escritura utilizado por este dispositivo y establece la duración de cada pantalla según la señal de comunicación S\_IN1. Esta rutina utiliza las variables CIFRA1, CIFRA2, CIFRA3 y CIFRA4 que habrán sido inicializadas al valor correspondiente del carácter a representar en los casos anteriores oportunos dentro de la rutina PLAY.

A continuación se muestra el algoritmo.

```

MIENTRAS S_IN1 = 1
FIN MIENTRAS
DIGITO = CIFRA1
A0 = A1 = ~WR = ~ON/OFF = 0

```

\*Para concluir la señal en proceso.  
\*Direccionamos y escribimos el

~WR = 1	*dígito 1°.
DIGIT1 = CIFRA2	
A0 = 1	*Direccionamos y escribimos el
A1 = ~WR = 0	*dígito 2°.
~WR = 1	
DIGIT2 = CIFRA3	
A0 = 0	*Direccionamos y escribimos el
A1 = 1	*dígito 3°.
~WR = 0	
~WR = 1	
DIGIT3 = CIFRA4	
A0 = A1 = 1	*Direccionamos y escribimos el
~WR = 0	*dígito 4°.
~WR = 1	

#### **5.3.4.- Previsión de interrupciones.**

Comentar que en el listado del programa que se muestra en el Capítulo 6 se programó también en un principio la posibilidad de realizar el parpadeo que tiene lugar cuando la batería está baja, por interrupciones. Para ello está escrita una configuración de vectores de interrupción por contador *Timer* y una rutina de temporización que, sin embargo, no pudieron ser utilizadas debido a que al implementarla en memoria se sobrepasaba el límite de 512 bytes que disponemos.

No obstante la rutina se deja comentada mediante asteriscos por si en un futuro se implementase esta posibilidad en una versión avanzada de microprocesador.

### **5.4.- Sistema de desarrollo.**

En este apartado se van a explicar los programas y funciones gracias a los que se transfieren los programas al microprocesador. Comentar que la placa en la que se realizó la grabación en el microprocesador del programa desarrollado es una tarjeta diferente, ya utilizada por otros proyectos, que tiene incorporado un componente UART para la comunicación con el PC y ejecución de la aplicación de grabación.

#### **5.4.1.- Compilación del programa.**

Para la compilación del programa desarrollado en ensamblador se utilizó el software *THR 68HC11 Simulator* en su versión demo. Es un software de desarrollo proporcionado por el propio microprocesador de la marca MOTOROLA que en su versión demo ofrece la funcionalidad necesaria para el desarrollo, prueba y compilación de los programas escritos para dicho microprocesador.

El fichero de salida es un fichero con el formato MOTOROLA, con el que se programa directamente el microprocesador gracias a la aplicación que se explica a continuación. En este fichero de salida, además de mostrar el lenguaje fuente en

hexadecimal, se puede ver la zona de memoria utilizada y las direcciones concretas de cada instrucción.

#### 5.4.2.- Archivos por lotes MS-DOS.

Los siguientes ficheros son ejecutables de MS-DOS con extensión .bat y nos facilitan la secuencia de órdenes necesarias para conseguir que un fichero ejecutable pueda ser enviado al microprocesador, ya sea con el protocolo que utilice un programa de transferencia de ficheros desarrollado para la comunicación serie o con el emulador utilizando el fichero t.bat con los parámetros de transmisión iniciados correctamente.

Esta herramienta ha sido desarrollada anteriormente por el departamento para su uso en proyectos anteriores. Los programas que la conforman son los siguientes:

NOMBRE	FINALIDAD
<b>link.bat</b>	Para linkar un ejecutable al resto de programas sin necesidad de dar todos los pasos.
<b>makeall.bat</b>	Para realizar todas las operaciones hasta la obtención del ejecutable incluyendo todos los ficheros necesarios.
<b>m.bat</b>	Versión simplificada que descarta pasos del anterior.
<b>t.bat</b>	Transfiere el programa al emulador.

Del fichero de salida que resulta tras ejecutar *makeall* se crea un fichero con las líneas correspondientes a la dirección 0xB600 que será el programa a grabar en EEPROM interna y que será llamado *eeprom.s19*. Para grabar el programa se utiliza la aplicación de transferencia de un fichero **s19ee.exe** dando como fichero de entrada **eeprom.s19**. Este programa de transferencia descarta aquellos bytes del formato MOTOROLA que corresponden a la cabecera, direcciones de memoria y número de bytes a enviar y va creando mensajes de protocolo de esta aplicación propia anteriormente desarrollada. Se realiza el intercambio de mensajes, escribiéndose las posiciones una a una y debiéndonos devolver el microprocesador el código del mensaje correspondiente a que todo ha ido bien. Comentar que es necesario poner primero la tensión a 5 V porque es a esa tensión a la que podemos grabar la EEPROM.



## **Bloque III**

## **Pruebas Finales y Conclusiones.**

---

Finalmente se presentan en este último bloque los resultados obtenidos y el producto final. Se muestran fotografías del dispositivo y el software de programación de la aplicación. Se analizan también posibles mejoras a desarrollar en un futuro, con el creciente avance de la tecnología. El campo de aplicación del producto desarrollado es concreto, por lo que las posibles ampliaciones sólo se pueden referir a futuras mejoras tecnológicas en sus componentes.



## Capítulo 6: Resultados Obtenidos

En este capítulo se presentan los resultados finales del diseño realizado, así como una muestra de las señales que presenta y las instrucciones de uso para el arranque junto al dispositivo maestro.

### 6.1.- Presentación de resultados.

#### *6.1.1.- Resultados del diseño hardware.*

##### Resultados del diseño en PCB.

El diseño de la tarjeta para su fabricación fue finalmente el mostrado en las figuras [6.1], [6.2], [6.3] y [6.4]. Se muestran los diseños analógico y digital tanto la cara de arriba como la inferior.




Figura 6.1  
PCB de la placa analógica (top).




Figura 6.2  
PCB de la placa analógica (bottom).




Figura 6.3  
PCB de la placa digital (top).




Figura 6.4  
PCB de la placa digital (bottom).

**Fotos del circuito final.**




Figura 6.5  
Tarjeta analógica. Parte superior.






Figura 6.6  
Tarjeta analógica. Parte inferior.



6.7(a)



6.7(b)

Figura 6.7  
Tarjeta digital.

**Listado de componentes hardware necesarios.**

La lista que aquí se muestra es la de todos los componentes precisos para constituir las dos tarjetas: tanto la analógica como la digital.

## A. LISTADO DE COMPONENTES DE LA PLACA ANALOGICA

ComponentName	Pattern	Value	RefDes
ALIM_TIE	VCC_GND_H		PILAS
CAP	CC1206	0.1uF	C4051A
CAP	CC1206	0.1uF	C4051B
CAP	CC1206	0.1uF	CAMP1
CAP	CC1206	0.1uF	CAMP2
CAP	CC1206	0.1uF	CAMP3
CAP	CC1206	0.1uF	CAMP4
CAP	CC1206	0.1uF	CAMP5
CAP	CC1206	0.1uF	CAMP6
CAP	CC1206	0.1uF	CAMP7
CAP	CC1206	0.1uF	CAMP8
CAP	CC1206	0.1uF	CAMP9
CAP	CC1206	0.1uF	CAMP10
CAP	CC1206	0.1uF	CAMP11
CAP	CC1206	0.1uF	CAMP12
CAP	CC1206	0.22 uF	CFR1
CAP	CC1206	0.22 uF	CFR2
CAP	CC1206	0.22 uF	CFR3
CAP	CC1206	0.22 uF	CFR4
CAP	CC1206	0.22 uF	CFR5
CAP	CC1206	0.22 uF	CFR6
CAP	CC1206	0.22 uF	CFR7
CAP	CC1206	0.22 uF	CFR8
CAP	CC1206	0.22 uF	CFR9
CAP	CC1206	0.22 uF	CFR10
CAP	CC1206	0.22 uF	CFR11
CAP	CC1206	0.22 uF	CFR12
CAP	CC1206	0.22u	CDIV1
CAP	CC1206	0.22uF	CDIV2
CAP200	CAP10	0,22 uF	C1
CAP200	CAP10	0,22 uF	C2
CAP200	CAP10	0,22 uF	C3
CAP200	CAP10	0,22 uF	C4
CAP200	CAP10	0,22 uF	C5
CAP200	CAP10	0,22 uF	C6
CAP200	CAP10	0,22 uF	C7
CAP200	CAP10	0,22 uF	C8
CAP200	CAP10	0,22 uF	C9
CAP200	CAP10	0,22 uF	C10
CAP200	CAP10	0,22 uF	C11

CAP200	CAP10	0,22 uF	C12
CAP200	CAP10	0,22 uF	C13
CAP200	CAP10	0,22 uF	C14
CAP200	CAP10	0,22 uF	C15
CAP200	CAP10	0,22 uF	C16
CAP200	CAP10	0,22 uF	C17
CAP200	CAP10	0,22 uF	C18
CAP200	CAP10	0,22 uF	C19
CAP200	CAP10	0,22 uF	C20
CAP200	CAP10	0,22 uF	C21
CAP200	CAP10	0,22 uF	C22
CAP200	CAP10	0,22 uF	C23
CAP200	CAP10	0,22 uF	C24
CONECPLAC	CONECPLACH		CONECPLAC
DB9F	DB9FZ		DB9F
DB9M	DB9MZ		DB9M
DB15M	DB15M2		DB15A
INA122	SO8		AMPDI1
INA122	SO8		AMPDI2
INA122	SO8		AMPDI3
INA122	SO8		AMPDI4
INA122	SO8		AMPDI5
INA122	SO8		AMPDI6
INA122	SO8		AMPDI7
INA122	SO8		AMPDI8
INA122	SO8		AMPDI9
INA122	SO8		AMPDI10
INA122	SO8		AMPDI11
INA122	SO8		AMPDI12
INTERR2	INTLIN		INTLIN
MAX4051	SO16		MULX1
MAX4051	SO16		MULX2
POTSMD3	POTSMD	1M	POT1
POTSMD3	POTSMD	1M	POT2
POTSMD3	POTSMD	1M	POT3
POTSMD3	POTSMD	1M	POT4
POTSMD3	POTSMD	1M	POT5
POTSMD3	POTSMD	1M	POT6
POTSMD3	POTSMD	1M	POT7
POTSMD3	POTSMD	1M	POT8
POTSMD3	POTSMD	1M	POT9
POTSMD3	POTSMD	1M	POT10
POTSMD3	POTSMD	1M	POT11
POTSMD3	POTSMD	1M	POT12
RES	CC0805	2M2	RES1
RES	CC0805	2M2	RES2
RES	CC0805	2M2	RES3
RES	CC0805	2M2	RES4

RES	CC0805	2M2	RES5
RES	CC0805	2M2	RES6
RES	CC0805	2M2	RES7
RES	CC0805	2M2	RES8
RES	CC0805	2M2	RES9
RES	CC0805	2M2	RES10
RES	CC0805	2M2	RES11
RES	CC0805	2M2	RES12
RES	CC0805	2M2	RES13
RES	CC0805	2M2	RES14
RES	CC0805	2M2	RES15
RES	CC0805	2M2	RES16
RES	CC0805	2M2	RES17
RES	CC0805	2M2	RES18
RES	CC0805	2M2	RES19
RES	CC0805	2M2	RES20
RES	CC0805	2M2	RES21
RES	CC0805	2M2	RES22
RES	CC0805	2M2	RES23
RES	CC0805	2M2	RES24
RES	CC0805	10K	DIV1
RES	CC0805	10K	DIV2
RES	CC0805	22K	FR1
RES	CC0805	22K	FR2
RES	CC0805	22K	FR3
RES	CC0805	22K	FR4
RES	CC0805	22K	FR5
RES	CC0805	22K	FR6
RES	CC0805	22K	FR7
RES	CC0805	22K	FR8
RES	CC0805	22K	FR9
RES	CC0805	22K	FR10
RES	CC0805	22K	FR11
RES	CC0805	22K	FR12
RES	CC0805	150K	W1
RES	CC0805	150K	W2
RES	CC0805	150K	W3
RES	CC0805	270	RINA4
RES	CC0805	270	RINA5
RES	CC0805	270	RINA6
RES	CC0805	330	RINA1
RES	CC0805	330	RINA2
RES	CC0805	330	RINA3
RES	CC0805	330	RINA7
RES	CC0805	330	RINA8
RES	CC0805	330	RINA9
RES	CC0805	330	RINA10
RES	CC0805	330	RINA11

RES	CC0805	330	RINA12
-----	--------	-----	--------

B. LISTADO DE COMPONENTES DE LA PLACA DIGITAL

ComponentName	Pattern	Value	RefDes
3_O_5V	3_O_5VH	{Value}	3_O_5V
CAP	CC1206	0.1uF	CDISP
CAP	CC1206	0.22uF	CCONV1
CAP	CC1206	0.22uF	CCONV2
CAP	CC1206	10uF	CMICR2
CAP	CC1206	33pF	CX1
CAP	CC1206	33pF	CX2
CAP	CC1206	100n	CMICR1
CAP200	CAP10	10uF	C10UF1
CAP200	CAP10	10uF	C10UF2
CONECPLAC	CONECPLACH		CONECPLAC
CRYSTAL	CRYPAT	{Value}	XTAL
DIODO2	DIODOH	{Value}	DIODO
DISPLAY	DISPLAYH		U3
LED	LED100	{Value}	LEDMICRO
MAX619	SO8		CONVERT
MICRO	PLCC52A		MICRO1
RES	CC0805	1K	RZ
RES	CC0805	1M	RX5
RES	CC0805	2M2	RX1
RES	CC0805	2M2	RX2
RES	CC0805	2M2	RX3
RES	CC0805	2M2	RX4
RES	CC0805	4K7	RLEDMICRO
RES	CC0805	10K	RBOOT
RES	CC0805	10K	RESMICR3
RES	CC0805	10K	RESMICR4
RES	CC0805	10K	RXIRQ
RES	CC0805	100K	RRESET

6.1.2.- Resultados del diseño software.

Se muestra a continuación el listado del programa desarrollado para resolver la aplicación.

\*\*\*\*\*

\*.-CONSTANTES

\*\*\*\*\*

```

RAMBS      EQU    $0000          ; Comienzo RAM interna
REGBASE    EQU    $1000        ; Dirección base de los registros
PILA       EQU    $00FF

PORTA      EQU    $00          ; Puerto A
PORTD      EQU    $08          ; Puerto D
    
```

```

DDRDRD      EQU    $09          ; Bidir. puerto D
*PORTE      EQU    $0A          ; Puerto E
PORTB       EQU    $04          ; Puerto B
PORTC       EQU    $03          ; Puerto C
DDRC        EQU    $07          ; Bidir. puerto C
TMSK2       EQU    $24          ; Temp, TMSK2
TFLG2       EQU    $25          ; Temp, TFLG2
TCNT        EQU    $0E          ; Temp, TCNT
ADCTL       EQU    $30          ; ADCTL
ADR2        EQU    $32          ; ADR2
OPTION      EQU    $39          ; OPTION(convert)
*****
*.-VARIABLES GLOBALES
*****
                ORG RAMBS
cont         RMB    1           ; Variable contador
cifra1       RMB    1           ; digito 0
cifra2       RMB    1           ; digito 1
cifra3       RMB    1           ; digito 2
cifra4       RMB    1           ; digito 3
cuenta       RMB    1           ; para temporizar con TCNT
temp         RMB    1           ; Variable intermedia
ciclos1      RMB    1           ; Para el parpadeo
ciclos2      RMB    1           ; Para el parpadeo
*****
*.-INTERRUPCION
*****
*             ORG    $00D0       ; desbordamiento TCNT
*             FDB    InterrTCNT  ; rutina interrupción InterrTCNT
             ORG    $FFFE
             FDB    inicio
*****
*.-BLOQUE INICIAL
*****
inicio       ORG    $B600
             LDS    #PILA
             LDX    #REGBASE
             LDAA   #$00
             STAA  DDRD,X        ; Puerto D de entrada
             LDAA   #$FF
             STAA  DDRC,X        ; Puerto C de salida
PRINCIPAL1  LDAA   #%01001110
             STAA  cifra1        ; cifra1=N
             LDAA   #%01001111
             STAA  cifra2        ; cifra2=O
             LDAA   #%00100000
             STAA  cifra3        ; cifra3=_
             STAA  cifra4        ; cifra4=_
             JSR   escribe
             LDAA   #0
             STAA  cont          ; Inicia cont=0
             BSET  PORTB,X %01100000 ; Inicia ~WR=~ON/OFF=1
             LDAA   #$80
             STAA  OPTION,X      ; encender el conversor
*             FDIV
*             FDIV
*             FDIV
             LDX   #REGBASE
*             LDAA  #2

```

```

*          STAA  cont
*parp_inic  CMPA  #0
*          BEQ  PRINCIPAL
*          JSR  parpadeo
*          LDAA  cont
*          DECA
*          STAA  cont
*          BRA  parp_inic
*****
*.-BLOQUE PRINCIPAL
*****

PRINCIPAL  LDAA  #$01
           STAA  ADCTL,X           ; config. del convertidor
finc       BRCLR ADCTL,X %10000000  finc
           LDAA  ADR2,X
           CMPA  #53
siempre    BLE  sigue
           JSR  parpadeo
           BRA  siempre
sigue      BSET  PORTB,X %10000000 ; valido=1 (modo 12 der)*****
sin21      BRCLR PORTA,X %00000001 sin21 ; if s_int2=1
sin20      BRSET PORTA,X %00000001 sin20 ; if s_int2=0
           BRSET PORTA,X %00000010 else ; if s_int1=0
           LDAA  #%01000011
           STAA  cifra1           ; cifra1=C
           LDAA  #%01000101
           STAA  cifra2           ; cifra2=E
           LDAA  #%01010010
           STAA  cifra3           ; cifra3=R
*          STAA  cifra4           ; cifra4=_
           JSR  escribe
while      LDAB  #6               ; while cont<6
           CMPB  cont
           BNE  if2
           LDAA  #0
           STAA  cont
if2        LDAB  cont
           BRCLR PORTA,X %00000100 if2 ; if s_int0=1*****
           BRCLR PORTA,X %00000001 finwhile ; if s_int2=0
           LSL  cont
*          LSL  cont
*          LDAA  cont
           STAA  temp
           BCLR  PORTB,X %00011100 ; Resetea select0,1,2
           LDAA  PORTB,X
           ORAA  cont           ; Pone select0,1,2 al valor del contador
           STAA  PORTB,X
if3        BCLR  PORTB,X %10000000 ; valido =0 *****
           BRSET PORTA,X %00000100 if3 ; Espera s_int0=0 (10 ms)
           BSET  PORTB,X %10000000 ; valido=1 *****
           INCB
           STAB  cont
           BRA  while
finwhile   LDAA  #%01000110
           STAA  cifra1           ; cifra1=F
           STAA  cifra2           ; cifra2=F
           LDAA  #%01001111
           STAA  cifra3           ; cifra3=O
*          LDAA  #%00100000

```

```

*          STAA  cifra4          ; cifra4=_
          JSR   escribe
          JMP   inicio
*else
*          NOP
*          LDAA #01001110
*          STAA cifra1          ; cifra1=N
*          LDAA #01001111
*          STAA cifra2          ; cifra2=O
*          LDAA #00100000
*          STAA cifra3          ; cifra3=_
*          STAA cifra4          ; cifra4=_
*          JSR   escribe
else
          LDAA #0
          STAA cont          ; Rutina play.cont=0
bucle
          LDAA #12
          CMPA cont
          BEQ  salta1
          BRA  sigue1
salta1
sigue1
          LDAA cont
          CMPA #0          ; 1| derivación
          BNE  E1
          LDAA #01001001
          STAA cifra1          ; cifra1=l
          LDAA #01100100
          STAA cifra2          ; cifra2=d
*          LDAA #00100000
*          STAA cifra3          ; cifra3=_
*          LDAA #00100000
*          STAA cifra4          ; cifra4=~
          JSR   escribe
          JMP   E12
E1
          CMPA #1          ; 2| derivación
          BNE  E2
          LDAA #01001001
          STAA cifra1          ; cifra1=l
          STAA cifra2          ; cifra2=l
          LDAA #01100100
          STAA cifra3          ; cifra3=d
*          LDAA #00100000
*          STAA cifra4          ; cifra4=~
          JSR   escribe
          JMP   E12
E2
          CMPA #2          ; 3| derivación
          BNE  E3
          LDAA #01001001
          STAA cifra1          ; cifra1=l
          STAA cifra2          ; cifra2=l
          STAA cifra3          ; cifra3=l
          LDAA #01100100
          STAA cifra4          ; cifra4=d
          JSR   escribe
          JMP   E12
E3
          CMPA #3          ; 4| derivación
          BNE  E4
          LDAA #01010010
          STAA cifra1          ; cifra1=R
          LDAA #01010110
          STAA cifra2          ; cifra2=V
          LDAA #01100001

```

```

STAA cifra3 ; cifra3=a
LDAA #%00100000
STAA cifra4 ; cifra4=~
JSR escribe
JMP E12
E4 CMPA #4 ; 5| derivación
BNE E5
LDAA #%01001100
STAA cifra1 ; cifra1=L
* LDAA #%01010110
* STAA cifra2 ; cifra2=V
* LDAA #%01100001
* STAA cifra3 ; cifra3=a
* LDAA #%00100000
* STAA cifra4 ; cifra4=~
JSR escribe
JMP E12
E5 CMPA #5 ; 6| derivación
BNE E6
LDAA #%01000110
STAA cifra1 ; cifra1=F
* LDAA #%01010110
* STAA cifra2 ; cifra2=V
* LDAA #%01100001
* STAA cifra3 ; cifra3=a
* LDAA #%00100000
* STAA cifra4 ; cifra4=~
JSR escribe
JMP E12
E6 CMPA #6 ; 7| derivación
BNE E7
LDAA #%0110001
STAA cifra1 ; cifra1=1
* LDAA #%01010110
* STAA cifra2 ; cifra2=V
LDAA #%00100000
STAA cifra3 ; cifra3=_
* LDAA #%00100000
* STAA cifra4 ; cifra4=~
JSR escribe
JMP E12
E7 CMPA #7 ; 8| derivación
BNE E8
LDAA #%00110010
STAA cifra1 ; cifra1=2
* LDAA #%01010110
* STAA cifra2 ; cifra2=V
* LDAA #%00100000
* STAA cifra3 ; cifra3=_
* LDAA #%00100000
* STAA cifra4 ; cifra4=~
JSR escribe
JMP E12
E8 CMPA #8 ; 9| derivación
BNE E9
LDAA #%0110011
STAA cifra1 ; cifra1=3
* LDAA #%01010110
* STAA cifra2 ; cifra2=V
* LDAA #%00100000

```

Resultados Obtenidos

```

*          STAA  cifra3                ; cifra3=_
*          LDAA  #%00100000
*          STAA  cifra4                ; cifra4=~
          JSR   escribe
          JMP   E12
E9         CMPA  #9                    ; 10| derivación
          BNE   E10
          LDAA  #%00110100
          STAA  cifra1                ; cifra1=4
*          LDAA  #%01010110
*          STAA  cifra2                ; cifra2=V
*          LDAA  #%00100000
*          STAA  cifra3                ; cifra3=_
*          LDAA  #%00100000
*          STAA  cifra4                ; cifra4=~
          JSR   escribe
          JMP   E12
E10        CMPA  #10                   ; 11| derivación
          BNE   E11
          LDAA  #%00110101
          STAA  cifra1                ; cifra1=5
*          LDAA  #%01010110
*          STAA  cifra2                ; cifra2=V
*          LDAA  #%00100000
*          STAA  cifra3                ; cifra3=_
*          LDAA  #%00100000
*          STAA  cifra4                ; cifra4=_
          JSR   escribe
          JMP   E12
E11        CMPA  #11                   ; 12| derivación
          BNE   E12
          LDAA  #%00110110
          STAA  cifra1                ; cifra1=6
*          LDAA  #%01010110
*          STAA  cifra2                ; cifra2=V
*          LDAA  #%00100000
*          STAA  cifra3                ; cifra3=_
*          LDAA  #%00100000
*          STAA  cifra4                ; cifra4=_
          JSR   escribe
E12        LDAA  cont
          ADDA  #1
          STAA  cont
          JMP   bucle
          BCLR  PORTB,X %10000000     ; valido=0
          BSET  PORTB,X %01100000     ; ~WR=ON/OFF=1
fin        LDAA  #%01000110
          STAA  cifra1                ; cifra1=F
          STAA  cifra2                ; cifra2=F
          LDAA  #%01001111
          STAA  cifra3                ; cifra3=O
*          LDAA  #%00100000
*          STAA  cifra4                ; cifra4=_
          JSR   escribe
          JMP   PRINCIPAL1

```

\*\*\*\*\*

\*RUTINAS

\*\*\*\*\*

\*\*\*\*\* escribe\*\*\*\*\*

escribe        BRSET PORTA,X %00000010 escribe ; espera s\_int1=0

```

LDAA  cifra1
STAA  PORTC,X           ; digit0=cifra1
BCLR  PORTB,X %01100011 ; A0=A1=~WR=~ON/OFF=0
BSET  PORTB,X %00100001 ; A0=1, A1=0, ~WR=1
LDAA  cifra2
STAA  PORTC,X           ; digit1=cifra2
BCLR  PORTB,X %00100000 ; ~WR=0
BSET  PORTB,X %00100010 ; ~WR=A1=1
BCLR  PORTB,X %00000001 ; A0=0
LDAA  cifra3
STAA  PORTC,X           ; digit2=cifra3
BCLR  PORTB,X %00100000 ; ~WR=0
BSET  PORTB,X %00100001 ; A0=1, A1=1, ~WR=1
LDAA  cifra4
STAA  PORTC,X           ; digit3=cifra4
BCLR  PORTB,X %00100000 ; ~WR=0
BSET  PORTB,X %00100000 ; ~WR=1
espera01 BRCLR  PORTA,X %00000010 espera01 ; Espera s_int1=1
RTS

```

\*\*\*\*\*siempre parpadea\*\*\*\*\*

\*\*\*\*\*parpadeo\*\*\*\*\*

```

parpadeo LDAA  #0           ; Comienza el parpadeo
STAA  ciclos1
STAA  ciclos2
vuelta  FDIV
LDX   #REGBASE
LDAA  ciclos1
ADDA  #1
STAA  ciclos1
CMPA  #255
BNE  vuelta
LDAA  #0
STAA  ciclos1
LDAA  ciclos2
INCA
STAA  ciclos2
CMPA  #72
BNE  vuelta
LDAA  #0
STAA  ciclos2
BRSET PORTA,X $40 apaga ; if LED=OFF
BSET  PORTA,X $40       ; LED=ON
BRA   finrut           ; else
apaga  BCLR  PORTA,X $40 ; LED=OFF
finrut RTS

```

\*\*\*\*\*

```

*
*parpadeo BSET  TMSK2,X %10000000 ; TOI=1
* BSET  PORTA,X $40           ; PA6=1
* LDAA  #16                   ; Temporizacion de 0.5 seg.
* STAA  cuenta
*tempo1  LDAA  cuenta
* CMPA  #8
* BNE  tempo1
* BCLR  PORTA,X $40           ; PA6=0

```

```

*tempo2          LDAA cuenta
*                CMPA #00
*                BNE  tempo2
*                RTS
*
*****
*.-INTERRUPCION
*****
*InterrTCNT LDAA cuenta
*          DECA
*          STAA cuenta          ; decrementa cuenta
*          LDAA #%10000000
*          STAA TFLG2,X        ; TOF=0
*          RTI
    
```

**6.1.3.- Señales electrocardiográficas obtenidas.**

Las figuras [6.8] y [6.9] nos muestran las señales obtenidas como resultado del funcionamiento del dispositivo diseñado. Se puede comprobar que las derivaciones que presenta son señales limpias de ruido y válidas para el diagnóstico médico.




Figura 6.8  
Señales bipolares y unipolares de las extremidades.




Figura 6.9  
Señales unipolares precordiales.

## **6.2.- Instrucciones de funcionamiento.**

Se describe a continuación el procedimiento de arranque que es necesario seguir para el funcionamiento del dispositivo accesorio diseñado junto con el dispositivo maestro:

- 1) Conectar al dispositivo maestro el accesorio de 12 electrodos por el conector serie interno. Seleccionar ON en el interruptor del dispositivo accesorio o esclavo.
- 2) Conectar los doce electrodos externos al dispositivo y al paciente.
- 3) Encender el dispositivo maestro seleccionando REC en el conmutador.
- 4) Esperar dos minutos hasta que finalice el registro.
- 5) Apagar el dispositivo seleccionando OFF en el conmutador.
- 6) Encendido del dispositivo seleccionando PLAY en el conmutador del dispositivo maestro. Esperar a que finalice la transmisión durante la cual podemos leer la señal que se está reproduciendo en el display del dispositivo de 12 derivaciones.
- 7) Seleccionar OFF en el interruptor de ambos dispositivos.

## Capítulo 7: Limitaciones y Futuras Mejoras

Una vez presentados los resultados del producto final obtenido, se analizan aquí las limitaciones con las que se ha ofrecido el resultado. Limitaciones que podrían intentar solventarse en futuras investigaciones de mejora del dispositivo. También se presentan novedades en lo que a componentes se refiere, que se proponen como posibles mejoras del diseño.

### **7.1.- Limitaciones.**

El diseño final propuesto ha tenido que enfrentarse a muchas especificaciones tanto de espacio y preajuste, como de veracidad médica en la representación de las señales capturadas.

#### ***7.1.1.- Limitación en número de amplificadores y potenciómetros.***

Respecto al primer condicionante nombrado, la principal dificultad estribó en el esquema necesario para la adquisición de las señales. Este esquema debía ser un sistema de adquisición que amplificase las débiles señales antes de ser multiplexadas, como se documentó en el Capítulo 3. Pero este esquema precisa de doce ampliificaciones con sus correspondientes doce esquemas de ampliificación que incluyen, aparte de los amplificadores de instrumentación correspondientes que ya por sí mismos suponen una gran pérdida de espacio, un potenciómetro por cada uno de los esquemas.

Tal cantidad de componentes es causa de tener que disminuir el grosor de las pistas de rutado, lo que conlleva una mayor probabilidad de acoplos entre ellas. El ruido que esto causa, aunque si bien es mínimo, es inherente a la tarjeta.

Además el número de potenciómetros utilizados supone una limitación de espacio en cuanto a grosor, ya que los mínimos potenciómetros encontrados en el mercado no dejan de tener una cierta altura que fue difícil acoplar con la tarjeta digital que va situada encima de la tarjeta analógica y que era necesario emplazar lo más cercana posible a ésta, teniendo en cuenta que el microprocesador debe ir en la cara inferior de la tarjeta digital, la que se enfrenta a la tarjeta analógica, ya que en la parte superior hay que mostrar al exterior el display.

#### ***7.1.2.- Limitación en número de potenciómetros ajustables.***

Otra de las limitaciones del diseño es la necesidad de realizar el ajuste de todos los potenciómetros previamente al empaquetado de la tarjeta en su carcasa. Debido al gran número de estos resulta una ardua tarea el ajuste que ha de realizarse con un destornillador adecuado al tamaño.

Supone toda esta preparación previa emplear mucho tiempo para los ajustes, lo que retrasa la entrega del producto tras su fabricación. Además este ajuste ha de realizarse conectando señales a la tarjeta e ir nivelando su representación al centro de la pantalla, por lo que es necesario disponer además de un puesto de pruebas.

## **7.2.- Futuras mejoras.**

Las futuras posibilidades de mejora que se comentan están referidas a la tecnología y al perfeccionamiento en la adquisición de señales.

### ***7.2.1.- Mejora del punto de Wilson.***

La primera posible mejora a comentar es la posibilidad de perfeccionar la solución circuital del punto de Wilson. La solución aportada en el presente proyecto proporciona una buena calidad de señal que la hace válida. No obstante se podría obtener una mayor calidad en las señales correspondientes a aVR, aVL y aVF, que con la solución aquí aportada no se ven todo lo amplias y claras que debieran.

En el estudio de la electrocardiografía, Goldberger consiguió aumentar el voltaje de estas derivaciones anteriores desconectando de la central terminal (punto de Wilson) el miembro cuya derivación se está registrando: resta del polo negativo los potenciales que está registrando en el polo positivo, la diferencia de potencial es mayor y el voltaje de las ondas aumenta.

Desde este punto de vista se podría proponer un sistema de multiplexación de tal modo que, añadiendo un componente multiplexor al que se conectasen las señales tomadas de los miembros, podrían ir desconectándose del punto común V las señales oportunas a medida que se fueran calculando las derivaciones correspondientes.

Este nuevo diseño tendría en principio dos problemas a resolver: uno es el de la falta de espacio en el diseño provocado por la restricción de tamaño, y el otro es el problema del gobierno de esas señales de selección del multiplexor. Este último problema se refiere a que sería necesario incluir en la aplicación del microprocesador nuevas instrucciones para estas señales, lo que es complicado debido a que el programa ya existente ocupa casi toda la memoria disponible (512 bytes). Se trataría en todo caso de resolver un problema de optimización.

### ***7.2.2.- Potenciómetros de ajuste controlado digitalmente.***

Otra de las posibles mejoras a introducir es la que resuelve el problema del costoso proceso del ajuste manual de los potenciómetros.

Se podría dotar al sistema de potenciómetros de autoajuste controlados digitalmente en sustitución de los actuales de ajuste manual.

El potenciómetro de autoajuste controlado digitalmente es un dispositivo con un sistema de control de nivel que implementa esta función. El dispositivo de resistencia variable se controla desde el PC a través de un bus serie [1.4].

Si bien es cierto que en las aplicaciones circuitales características como la resolución, ancho de banda, dependencia de la temperatura y potencia suministrada limitan la capacidad del potenciómetro, como ventajas se pueden destacar:

- La resistencia está regulada electrónicamente, lo cual proporciona mayor precisión y control del rango que realizándolo manualmente.
- Menor coste de manufactura del dispositivo debido a que el ajuste se realiza de forma interactiva inmediata y automática.
- La mayor precisión proporciona un incremento de la resolución.
- Los problemas anteriormente mencionados se pueden solventar mediante configuraciones circuitales adecuadas.

Uno de los principales problemas con que nos encontraríamos al realizar esta ampliación es la capacidad de los potenciómetros de estas características. Los desarrollados hasta el momento llegan a los 100K, mientras que los esquemas amplificadores aquí diseñados los precisan de 1M. La solución sería buscar más ampliamente por todo el mercado y encontrar alguna marca comercial que los fabricase de estas características, o si bien esto no es posible buscar otro diseño del bloque amplificador.



## Bibliografía

- [1] J. Estella, *Manual de Electrocardiografía. Vecto, Fono y Mecanocardiografía*, Laboratorios Berenguer Beneyto, S.A., 6ª edición, 1976.
- [2] G.M. Friesen, T.C. Jannet, M.A. Jadallah, S.L. Yates, S.R. Quint and H.T. Tagle, *A Comparison of Noise Sensitivity of Nine QRS Detection Algorithms*, IEEE Transactions on Biomedical Engineering, vol. 37, no. 1, pp.85-98, Jan. 1990.
- [3] M. del Mar Elena Pérez, *Circuito SMT de Adquisición de Señales de Baja Tensión y Transmisión GSM*, Universidad de Sevilla, Escuela Superior de Ingenieros, 2000.
- [4] S.L. Toral, J.M. Quero, M. Elena Pérez and L.G. Franquelo, *SMT Board for Adquisition of Electrocardiograph Signals and GSM Transmission*, Proc. DCIS'2000, Montpellier, pp.805-814, Nov. 2000.
- [5] S. Wolf y R.F.M. Smith, *Guia para Mediciones Electrónicas y Prácticas de Laboratorio*, Prentice Hall Hispanoamericana S.A., 1992.
- [6] I.K. Dascalov, I.A. Dotsinsky, I.I. Christov, *Developments in ECG Acquisition, Preprocessing, Parameter Measurement and Recording*, IEEE Engineering in Medicine and Biology, 0739-5175/98, pp.50-58, Mar./Apr. 1998.
- [7] S.L. Toral, B. Lara Aznar, J.M. Quero and L.G. Franquelo, *12-Lead ECG Modulator and Demodulator Equipment for Telephony Transmission*, Proc. DCIS'2001, Oporto, pp.722-725, Nov. 2001.
- [8] W.D. Cooper, A.D. Helfrick, *Instrumentación Electrónica Moderna y Técnicas de Medición*, Prentice Hall Hispanoamericana S.A., 1ª Edición, 1991.
- [9] Motorola Inc., *MC68HC11 Reference Manual*, Motorola, Rev.3, 1991.

## Direcciones Internet de Consulta

- [i.1] <http://www.beyondlogic.org/serial/serial.htm>
- [i.2] <http://www.motorola.com>
- [i.3] <http://www.maxim-ic.com>
- [i.4] <http://www.xicor.com>



**Apéndice I. Postulados de Einthoven.**

---



## *Postulados de Einthoven.*

1. El corazón se comporta como una batería capaz de producir potenciales eléctricos.
2. El corazón se encuentra en el centro del cuerpo.
3. El cuerpo es un conductor de volumen homogéneo.
4. Los puntos de aplicación de los electrodos en los miembros son equidistantes del corazón.
5. Ley de Einthoven.-

Los potenciales obtenidos en la primera derivación sumados algebraicamente a los de la tercera derivación, son iguales a los obtenidos en la segunda derivación. Se expresa por la fórmula:  $I + III = II$ . Se deduce de la Ley de Kirchoff:  $I + III + (-II) = 0$ .



**Apéndice II.**


**Datasheets.**

---



# SIEMENS


## RED DLR1414 HIGH EFFICIENCY RED DLO1414 GREEN DLG1414 0.145" 4-Character 5x7 Dot Matrix Alphanumeric Intelligent Display® Devices with Memory/Decoder/Driver



### FEATURES

- 0.145" High, Dot Matrix Character
- 128 Special ASCII Characters for English, German, Italian, Swedish, Danish, and Norwegian Languages
- Wide Viewing Angle: X Axis  $\pm 50^\circ$ , Y Axis  $\pm 75^\circ$
- Close Vertical Row Spacing, 0.800" Centers
- Fast Access Time, 110 ns at 25°C
- Compact Size for Hand Held Equipment
- Built-in Memory
- Built-in Character Generator
- Built-in Multiplex and LED Drive Circuitry
- Direct Access to Each Digit Independently and Asynchronously
- TTL Compatible, 5 Volt Power
- Low Power Consumption, 20 mA per Character Typical
- Intensity Coded for Display Uniformity
- Extended Operating Temperature Range:  $-40^\circ\text{C}$  to  $+85^\circ\text{C}$
- End Stackable, 4-Character Package

See Appnotes 18, 19, 22, and 23 for additional information.



### DESCRIPTION

The DLR/DLO/DLG1414 is a four digit 5x7 dot matrix display module with a built-in CMOS integrated circuit.

The integrated circuit contains memory, ASCII ROM decoder, multiplex circuitry and drivers. Data entry is asynchronous and random. A display system can be built using any number of DLX1414s since each character in any DLX1414 can be addressed independently and will continue to display the character last stored until replaced by another.

System interconnection is very straightforward. The least significant two address bits (A0, A1) are normally connected to the like named inputs of all displays in the system. Data lines are connected to all DLX1414s directly and in parallel as is the write line ( $\overline{\text{WR}}$ ). The display then will behave as a write only memory.

The DLX1414 has several features superior to competitive devices. The character set consists of 128 special ASCII characters for English, German, Italian, Swedish, Danish, and Norwegian.

## Maximum Ratings

DC Supply Voltage.....	-0.5 to +7.0 Vdc
Input Voltage Levels Relative to GND (all inputs).....	-0.5 to $V_{CC} + 0.5$ Vdc
Operating Temperature .....	-40°C to +85°C
Storage Temperature.....	-40°C to +100°C
Maximum Solder Temperature 063" (1.59 mm) below Seating Plane, $t < 5$ sec.....	260°C
Relative Humidity at 85°C .....	85%


## Optical Characteristics

Spectral Peak Wavelength	
Red .....	660 nm typ.
High Efficiency Red (HER) .....	630 nm typ.
Green .....	565 nm typ.
Viewing Angle (off normal axis)	
Horizontal.....	$\pm 50^\circ$
Vertical .....	$\pm 75^\circ$
Character Height .....	0.145"
Time Averaged Luminous Intensity <sup>(1)</sup> (100% brightness, $V_{CC}=5$ V)	
Red .....	50 $\mu$ cd/LED typ.
HER.....	60 $\mu$ cd/LED typ.
Green .....	70 $\mu$ cd/LED typ.
LED to LED Intensity Matching.....	1.8:1.0 max.
LED to LED Hue Matching at $V_{CC}=5$ V (Green only) .....	$\pm 2$ nm max.

### Note:

- 1) Peak luminous intensity values can be calculated by multiplying these values by 7.


Figure 1. Top view



## Pins and functions

Pin	Function	Pin	Function
1	D5 Data Input	7	GND
2	D4 Data Input	8	D0 Data Input (LSB)
3	$\overline{WR}$ Write	9	D1 Data Input
4	A1 Digit Select	10	D2 Data Input
5	A0 Digit Select	11	D3 Data Input
6	$V_{CC}$	12	D6 Data Input (MSB)

Figure 2. Timing characteristics ( $V_{CC}=4.5$  V)



### Note:

These waveforms are not edge triggered.

## DC characteristics

Parameter	-40°C			+25°C			+85°C			Units	Condition
	Min.	Typ.	Max.	Min.	Typ.	Max.	Min.	Typ.	Max.		
$I_{CC}$ 4 Digits on 20 dots/digit		90	120		80	105		70	95	mA	$V_{CC}=5$ V
$I_{CC}$ Blank		2.8	4.0		2.3	3.0		2.0	2.5	mA	$V_{CC}=5$ V, $\overline{WR}=5$ V $V_{IN}=0$ V
$I_{IL}$ (all inputs)	30	60	120	25	50	100	20	40	80	mA	$V_{IN}=0.8$ V, $V_{CC}=5$ V
$V_{IH}$	2.0			2.0			2.0			V	$V_{CC}=5$ V $\pm 0.5$ V
$V_{IL}$			0.8			0.8			0.8	V	$V_{CC}=5$ V $\pm 0.5$ V
$V_{CC}$	4.5	5.0	5.5	4.5	5.0	5.5	4.5	5.0	5.5	V	

**AC characteristics (guaranteed minimum timing parameters at  $V_{CC}=5.0\text{ V} \pm 0.5\text{ V}$ )**

Parameter	Symbol	-40°C	+25°C	+85°C	Unit
Address Set Up Time	$T_{AS}$	10	10	10	ns
Address Hold Time	$T_{AH}$	20	30	40	ns
Write Time	$T_W$	60	70	90	ns
Data Set Up Time	$T_{DS}$	20	30	50	ns
Data Hold Time	$T_{DH}$	20	30	40	ns
Access Time <sup>(1)</sup>	$T_{ACC}$	90	110	140	ns

Note:

<sup>(1)</sup>  $T_{ACC}$  = Set Up Time + Write Time + Hold Time.

**Table 1. Loading data state table**

$\overline{WR}$	A1	A0	D6	D5	D4	D3	D2	D1	D0	Display Digit			
										3	2	1	0
H	previously loaded display									G	R	E	Y
L	L	L	H	L	L	L	H	L	H	G	R	E	E
L	L	H	H	L	H	L	H	L	H	G	R	U	E
L	H	L	H	L	L	H	H	L	L	G	L	U	E
L	H	H	H	L	L	L	L	H	L	B	L	U	E
L	L	H	H	L	L	H	H	L	H	B	L	E	E
L	L	L	H	L	H	L	H	H	H	B	L	E	W
L	X	X	see character code							see character set			

X=Don't care

**Figure 3. Typical interconnection for 32 characters**




Figure 4. Block diagram




Figure 5. Character set

ASCII CODE	D0	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
	D1	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
D2	0	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
D3	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
D6 D5 D4	HEX	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0 0 0	0	!	@	A	B	C	D	E	F	G	H	I	J	K	L	M	N
0 0 1	1	o	p	q	r	s	t	u	v	w	x	y	z	[	]	^	_
0 1 0	2	`	~	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@
0 1 1	3	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@
1 0 0	4	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@
1 0 1	5	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@
1 1 0	6	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@
1 1 1	7	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@	!@

Notes:

1. High=1 level
2. Low=0 level
3. Upon power up, the device will initialize in a random state.

## Design Considerations

For details on design and applications of the DLX1414 using standard bus configurations in multiple display systems, or parallel I/O devices, such as the 8255 with an 8080 or memory mapped addressing on processors such as the 8080, Z80, 6502, 8748, or 6800, refer to Appnote 15 in the current Siemens Optoelectronic Data Book.

## Electrical & Mechanical Considerations

### Voltage Transient Suppression

We strongly recommend that the same power supply be used for the display and the components that interface with the display to avoid logic inputs higher than  $V_{CC}$ . Additionally, the LEDs may cause transients in the power supply line while they change display states. The common practice is to place .01 mF capacitors close to the displays across  $V_{CC}$  and GND, one for each display, and one 10 mF capacitor for every second display.

### ESD Protection

The metal gate CMOS IC of the DLX1414 is extremely immune to ESD damage. However, users of these devices are encouraged to take all the standard precautions, normal for CMOS components. These include properly grounding personnel, tools, tables, and transport carriers that come in contact with unshielded parts. Where these conditions are not, or cannot be met, keep the leads of the device shorted together or the parts in anti-static packaging.

### Soldering Considerations

The DLX1414 can be hand soldered with SN63 solder using a grounded iron set to 260°C.

Wave soldering is also possible following these conditions: Pre-heat that does not exceed 93°C on the solder side of the PC board or a package surface temperature of 85°C. Water soluble organic acid flux (except carboxylic acid) or resin-based RMA flux without alcohol can be used.

Wave temperature of 245°C  $\pm$ 5°C with a dwell between 1.5 sec. to 3.0 sec. Exposure to the wave should not exceed temperatures above 260°C for five seconds at 0.063" below the seating plane. The packages should not be immersed in the wave.

### Post Solder Cleaning Procedures

The least offensive cleaning solution is hot D.I. water (60°C) for less than 15 minutes. Addition of mild saponifiers is acceptable. Do not use commercial dishwasher detergents.

For faster cleaning, solvents may be used. Carefully select solvents as some may chemically attack the nylon package. Maximum exposure should not exceed two minutes at elevated temperatures. Acceptable solvents are TF (trichlorotrifluoroethane), TA, 111 Trichloroethane, and unheated acetone.

**Note:** Acceptable commercial solvents are: Basic TF, Arklone P, Genesolve D, Blaco-tron TF, Freon TA, Genesolve DA, and Blaco-tron TA.

Unacceptable solvents contain alcohol, methanol, methylene chloride, ethanol, TP35, TCM, TMC, TMS+, TE, or TES. Since many commercial mixtures exist, contact a solvent vendor for chemical composition information. Some major solvent manufacturers are: Allied Chemical Corporation, Specialty Chemical Division, Morristown, NJ; Baron-Blakeslee, Chicago, IL; Dow Chemical, Midland, MI; E.I. DuPont de Nemours & Co., Wilmington, DE.

For further information refer to Appnotes 18 and 19 in the current Siemens Optoelectronic Data Book.

An alternative to soldering and cleaning the display modules is to use sockets. Eighteen pin DIP sockets .600" wide with .100" centers work well for single displays. Multiple display assemblies are best handled by longer SIP sockets or DIP sockets when available for uniform package alignment. Socket manufacturers are Aries Electronics, Inc., Frenchtown, NJ; Garry Manufacturing, New Brunswick, NJ; Robinson-Nugent, New Albany, IN; and Samtec Electronic Hardware, New Albany, IN.

For further information refer to Appnote 22 in the current Siemens Optoelectronic Data Book.

## Optical Considerations

The .145" high characters of the DLX1414 gives readability up to eight feet. The user can build a display that enhances readability over this distance by proper filter selection.

Using filters emphasizes the contrast ratio between a lit LED and the character background. This will increase the discrimination of different characters. The only limitation is cost. Remember to take into consideration the ambient lighting environment for the best cost/benefit ratio for filters.

Incandescent (with almost no green) or fluorescent (with almost no red) lights do not have the flat spectral response of sunlight. Plastic band-pass filters are an inexpensive and effective way to strengthen contrast ratios. The DLX1414 is a standard red display and should be matched with long wavelength pass filter in the 600 nm to 620 nm range. For displays of multiple colors, neutral density gray filters offer the best compromise.

The DLO1414 is a high efficiency red display and should be matched with a long wavelength pass filter in the 570 nm to 590 nm range. The DLG1414 should be matched with a yellow-green band-pass filter that peaks at 565 nm. For displays of multiple colors, neutral density gray filters offer the best compromise.

Additional contrast enhancement can be gained by shading the displays. Plastic band-pass filters with built-in louvers offer the next step up in contrast improvement. Plastic filters can be improved further with anti-reflective coatings to reduce glare. The trade-off is fuzzy characters. Mounting the filters close to the display reduces this effect. Take care not to overheat the plastic filter by allowing for proper air flow.

Optimal filter enhancements are gained by using circular polarized, anti-reflective, band-pass filters. The circular polarizing further enhances contrast by reducing the light that travels through the filter and reflects back off the display to less than 1%.

Several filter manufacturers supply quality filter materials. Some of them are: Panelgraphic Corporation, W. Caldwell, NJ; SGL Homalite, Wilmington, DE; 3M Company, Visual Products Division, St. Paul, MN; Polaroid Corporation, Polarizer Division, Cambridge, MA; Marks Polarized Corporation, Deer Park, NY; Hoya Optics, Inc., Fremont, CA.

One last note on mounting filters: recessing displays and bezel assemblies is an inexpensive way to provide a shading effect in overhead lighting situations. Several bezel manufacturers are: R.M.F. Products, Batavia, IL; Nobex Components, Griffith Plastic Corp., Burlingame, CA; Photo Chemical Products of California, Santa Monica, CA; I.E.E.-Atlas, Van Nuys, CA.

Refer to Siemens Appnote 23 for further information.



## Low-Voltage, CMOS Analog Multiplexers/Switches

### General Description

The MAX4051/MAX4052/MAX4053 and MAX4051A/MAX4052A/MAX4053A are low-voltage, CMOS analog ICs configured as an 8-channel multiplexer (MAX4051/A), two 4-channel multiplexers (MAX4052/A), and three single-pole/double-throw (SPDT) switches (MAX4053/A). The A-suffix parts are fully characterized for on-resistance match, on-resistance flatness, and low leakage.

These CMOS devices can operate continuously with dual power supplies ranging from  $\pm 2.7V$  to  $\pm 8V$  or a single supply between  $+2.7V$  and  $+16V$ . Each switch can handle rail-to-rail analog signals. The off leakage current is only  $0.1nA$  at  $+25^{\circ}C$  or  $5nA$  at  $+85^{\circ}C$  (MAX4051A/MAX4052A/4053A).

All digital inputs have  $0.8V$  to  $2.4V$  logic thresholds, ensuring TTL/CMOS-logic compatibility when using  $\pm 5V$  or a single  $+5V$  supply.

### Applications

Battery-Operated Equipment  
 Audio and Video Signal Routing  
 Low-Voltage Data-Acquisition Systems  
 Communications Circuits

### Features


- ◆ Pin Compatible with Industry-Standard 74HC4051/74HC4052/74HC4053
- ◆ Guaranteed On-Resistance:  $100\Omega$  with  $\pm 5V$  Supplies
- ◆ Guaranteed Match Between Channels:  $6\Omega$  (MAX4051A–MAX4053A)  $12\Omega$  (MAX4051–MAX4053)
- ◆ Guaranteed Low Off Leakage Currents:  $0.1nA$  at  $+25^{\circ}C$  (MAX4051A–MAX4053A)  $1nA$  at  $+25^{\circ}C$  (MAX4051–MAX4053)
- ◆ Guaranteed Low On Leakage Currents:  $0.1nA$  at  $+25^{\circ}C$  (MAX4051A–MAX4053A)  $1nA$  at  $+25^{\circ}C$  (MAX4051–MAX4053)
- ◆ Single-Supply Operation from  $+2.0V$  to  $+16V$   
 Dual-Supply Operation from  $\pm 2.7V$  to  $\pm 8V$
- ◆ TTL/CMOS-Logic Compatible
- ◆ Low Distortion:  $< 0.04\%$  ( $600\Omega$ )
- ◆ Low Crosstalk:  $< -90dB$  ( $50\Omega$ )
- ◆ High Off Isolation:  $< -90dB$  ( $50\Omega$ )

### Ordering Information

PART	TEMP. RANGE	PIN-PACKAGE
MAX4051ACPE	$0^{\circ}C$ to $+70^{\circ}C$	16 Plastic DIP
MAX4051ACSE	$0^{\circ}C$ to $+70^{\circ}C$	16 Narrow SO
MAX4051ACEE	$0^{\circ}C$ to $+70^{\circ}C$	16 QSOP

Ordering Information continued at end of data sheet.

### Pin Configurations/Functional Diagrams



Maxim Integrated Products 1

Call toll free 1-800-998-8800, or visit our WWW site at <http://www.maxim-ic.com> for free samples or the latest literature.

MAX4051/A, MAX4052/A, MAX4053/A

# Low-Voltage, CMOS Analog Multiplexers/Switches

## ABSOLUTE MAXIMUM RATINGS

Voltages Referenced to GND

V+ .....	-0.3V to +17V
V- .....	+0.3V to -17V
V+ to V- .....	-0.3V to +17V
Voltage into Any Terminal (Note 1) .....	(V- - 2V) to (V+ + 2V) or 30mA (whichever occurs first)
Continuous Current into Any Terminal .....	±30mA
Peak Current, NO or COM (pulsed at 1ms, 10% duty cycle) .....	±100mA

Continuous Power Dissipation (T<sub>A</sub> = +70°C)

Plastic DIP (derate 10.53mW/°C above +70°C) .....	842mW
Narrow SO (derate 8.70mW/°C above +70°C) .....	696mW
QSOP (derate 8.00mW/°C above +70°C) .....	640mW
CERDIP (derate 10.00mW/°C above +70°C) .....	800mW
Operating Temperature Ranges	
MAX405_C_E/MAX405_AC_E .....	0°C to +70°C
MAX405_E_E/MAX405_AE_E .....	-40°C to +85°C
MAX405_MJE/MAX405_AMJE .....	-55°C to +125°C
Storage Temperature Range .....	-65°C to +150°C
Lead Temperature (soldering, 10sec) .....	+300°C

**Note 1:** Signals on any terminal exceeding V+ or V- are clamped by internal diodes. Limit forward-diode current to maximum current rating.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

## ELECTRICAL CHARACTERISTICS—Dual Supplies

(V+ = +4.5V to +5.5V, V- = -4.5V to -5.5V, T<sub>A</sub> = T<sub>MIN</sub> to T<sub>MAX</sub>, unless otherwise noted. Typical values are at T<sub>A</sub> = +25°C.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP (Note 2)	MAX	UNITS		
<b>ANALOG SWITCH</b>								
Analog Signal Range	V <sub>COM</sub> , V <sub>NO</sub>		C, E, M	V-	V+	V		
COM-NO On-Resistance	R <sub>ON</sub>	V+ = 5V, V- = -5V, I <sub>NO</sub> = 1mA, V <sub>COM</sub> = ±3V	T <sub>A</sub> = +25°C	60	100	Ω		
			C, E, M		125			
COM-NO On-Resistance Match Between Channels (Note 3)	ΔR <sub>ON</sub>	V+ = 5V, V- = -5V, I <sub>NO</sub> = 1mA, V <sub>COM</sub> = ±3V	MAX4051A, MAX4052A, MAX4053A	T <sub>A</sub> = +25°C		6	Ω	
			MAX4051, MAX4052, MAX4053	C, E, M		12		
				C, E, M		18		
COM-NO On-Resistance Flatness (Note 4)	R <sub>FLAT(ON)</sub>	V+ = 5V, V- = -5V, I <sub>NO</sub> = 1mA, V <sub>COM</sub> = -3V, 0V, 3V	MAX4051A, MAX4052A, MAX4053A	T <sub>A</sub> = +25°C		10	Ω	
			C, E, M		15			
NO Off Leakage Current (Note 5)	I <sub>NO(OFF)</sub>	V+ = 5.5V, V- = -5.5V, V <sub>NO</sub> = 4.5V, V <sub>COM</sub> = -4.5V	MAX4051, MAX4052, MAX4053	T <sub>A</sub> = +25°C	-1	0.002	1	nA
			MAX4051A, MAX4052A, MAX4053A	C, E		-10	10	
				M		-100	100	
				C, E		-0.1	0.002	
	M		-100	100				

# Low-Voltage, CMOS Analog Multiplexers/Switches

## ELECTRICAL CHARACTERISTICS—Dual Supplies (continued)

(V+ = +4.5V to +5.5V, V- = -4.5V to -5.5V, T<sub>A</sub> = T<sub>MIN</sub> to T<sub>MAX</sub>, unless otherwise noted. Typical values are at T<sub>A</sub> = +25°C.)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP (Note 2)	MAX	UNITS	
COM Off Leakage Current (Note 5)	I <sub>COM(OFF)</sub>	V+ = 5.5V, V- = -5.5V, V <sub>NO</sub> = 4.5V, V <sub>COM</sub> = -4.5V	MAX4051A	T <sub>A</sub> = +25°C	-0.1	0.002	0.1	nA
				C, E	-5		5	
				M	-100		100	
			MAX4051	T <sub>A</sub> = +25°C	-1	0.002	1	
				C, E	-10		10	
				M	-100		100	
			MAX4052A, MAX4053A	T <sub>A</sub> = +25°C	-0.1	0.002	0.1	
				C, E	-2.5		2.5	
				M	-100		100	
		MAX4052, MAX4053	T <sub>A</sub> = +25°C	-1	0.002	1		
			C, E	-5		5		
			M	-50		50		
		V+ = 5.5V, V- = -5.5V, V <sub>NO</sub> = -4.5V, V <sub>COM</sub> = 4.5V	MAX4051A	T <sub>A</sub> = +25°C	-0.1	0.002	0.1	
				C, E	-5		5	
				M	-100		100	
			MAX4051	T <sub>A</sub> = +25°C	-1	0.002	1	
				C, E	-10		10	
				M	-100		100	
MAX4052A, MAX4053A	T <sub>A</sub> = +25°C		-0.1	0.002	0.1			
	C, E		-2.5		2.5			
	M		-50		50			
MAX4052, MAX4053	T <sub>A</sub> = +25°C	-1	0.002	1				
	C, E	-5		5				
	M	-50		50				
COM On Leakage Current (Note 5)	I <sub>COM(ON)</sub>	V+ = 5.5V, V- = -5.5V, V <sub>COM</sub> = V <sub>NO</sub> = ±4.5V	MAX4051A	T <sub>A</sub> = +25°C	-0.1	0.002	0.1	nA
				C, E	-5		5	
				M	-100		100	
			MAX4051	T <sub>A</sub> = +25°C	-1	0.002	1	
				C, E	-10		10	
				M	-100		100	
			MAX4052A, MAX4053A	T <sub>A</sub> = +25°C	-0.1	0.002	0.1	
				C, E	-2.5		2.5	
				M	-50		50	
			MAX4052, MAX4053	T <sub>A</sub> = +25°C	-1	0.002	1	
				C, E	-5		5	
				M	-50		50	

MAX4051/A, MAX4052/A, MAX4053/A

# Low-Voltage, CMOS Analog Multiplexers/Switches

MAX4051/A, MAX4052/A, MAX4053/A

## ELECTRICAL CHARACTERISTICS—Dual Supplies (continued)

(V+ = +4.5V to +5.5V, V- = -4.5V to -5.5V, T<sub>A</sub> = T<sub>MIN</sub> to T<sub>MAX</sub>, unless otherwise noted. Typical values are at T<sub>A</sub> = +25°C.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP (Note 2)	MAX	UNITS	
<b>DIGITAL I/O</b>							
ADD, INH Input Logic Threshold High	V <sub>IH</sub>		C, E, M	2.4		V	
ADD, INH Input Logic Threshold Low	V <sub>IL</sub>		C, E, M		0.8	V	
ADD, INH Input Current Logic High or Low	I <sub>IH</sub> , I <sub>IL</sub>	V <sub>ADD</sub> , V <sub>INH</sub> = V+, 0V	C, E, M	-1	0.03	1	μA
<b>SWITCH DYNAMIC CHARACTERISTICS</b>							
Turn-On Time (Note 6)	t <sub>ON</sub>	Figure 3	T <sub>A</sub> = +25°C	50	175	ns	
			C, E, M		225		
Turn-Off Time (Note 6)	t <sub>OFF</sub>	Figure 3	T <sub>A</sub> = +25°C	40	150	ns	
			C, E, M		200		
Transition Time	t <sub>TRANS</sub>	Figure 2	T <sub>A</sub> = +25°C	75	250	ns	
Break-Before-Make Delay	t <sub>OPEN</sub>	Figure 4	T <sub>A</sub> = +25°C	2	10	ns	
Charge Injection (Note 6)	Q	C <sub>L</sub> = 1nF, R <sub>S</sub> = 0Ω, V <sub>NO</sub> = 0V, Figure 5	T <sub>A</sub> = +25°C	2	10	pC	
NO Off Capacitance	C <sub>NO(OFF)</sub>	V <sub>NO</sub> = GND, f = 1MHz, Figure 7	T <sub>A</sub> = +25°C	2		pF	
COM Off Capacitance	C <sub>COM(OFF)</sub>	V <sub>COM</sub> = GND, f = 1MHz, Figure 7	T <sub>A</sub> = +25°C	2		pF	
Switch On Capacitance	C <sub>(ON)</sub>	V <sub>COM</sub> = V <sub>NO</sub> = GND, f = 1MHz, Figure 7	T <sub>A</sub> = +25°C	8		pF	
Off Isolation	V <sub>ISO</sub>	C <sub>L</sub> = 15pF, R <sub>L</sub> = 50Ω, f = 100kHz, V <sub>NO</sub> = 1V <sub>RMS</sub> , Figure 6	T <sub>A</sub> = +25°C	<-90		dB	
Channel-to-Channel Crosstalk	V <sub>CT</sub>	C <sub>L</sub> = 15pF, R <sub>L</sub> = 50Ω, f = 100kHz, V <sub>NO</sub> = 1V <sub>RMS</sub> , Figure 6	T <sub>A</sub> = +25°C	<-90		dB	
<b>POWER SUPPLY</b>							
Power-Supply Range	V+, V-		C, E, M	±2.7		±8	V
V+ Supply Current	I+	INH = ADD = 0V or V+	T <sub>A</sub> = +25°C	-1	0.1	1	μA
			C, E, M			10	
V- Supply Current	I-	INH = ADD = 0V or V+	T <sub>A</sub> = +25°C	-1	0.1	1	μA
			C, E, M			-10	

**Note 2:** The algebraic convention is used in this data sheet; the most negative value is shown in the minimum column.

**Note 3:** ΔR<sub>ON</sub> = R<sub>ON(MAX)</sub> - R<sub>ON(MIN)</sub>.

**Note 4:** Flatness is defined as the difference between the maximum and minimum value of on-resistance as measured over the specified analog signal ranges; i.e., V<sub>NO</sub> = 3V to 0V and 0V to -3V.

**Note 5:** Leakage parameters are 100% tested at maximum-rated hot operating temperature, and guaranteed by correlation at T<sub>A</sub> = +25°C.

**Note 6:** Guaranteed by design, not production tested.

# Low-Voltage, CMOS Analog Multiplexers/Switches

## ELECTRICAL CHARACTERISTICS—Single +5V Supply

(V+ = +4.5V to +5.5V, V- = 0V, T<sub>A</sub> = T<sub>MIN</sub> to T<sub>MAX</sub>, unless otherwise noted. Typical values are at T<sub>A</sub> = +25°C.)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP (Note 2)	MAX	UNITS	
<b>ANALOG SWITCH</b>								
Analog Signal Range	V <sub>COM</sub> , V <sub>NO</sub>		C, E, M	V-		V+	V	
COM-NO On-Resistance	R <sub>ON</sub>	V+ = 5V, I <sub>NO</sub> = 1mA, V <sub>COM</sub> = 3.5V	T <sub>A</sub> = +25°C		125	225	Ω	
			C, E, M			280		
NO Off Leakage Current (Note 5)	I <sub>NO(OFF)</sub>	V+ = 5.5V, V <sub>NO</sub> = 4.5V, V <sub>COM</sub> = 0V	T <sub>A</sub> = +25°C	-1	0.002	1	nA	
			C, E	-10		10		
			M	-100		100		
		V+ = 5.5V, V <sub>NO</sub> = 0V, V <sub>COM</sub> = 4.5V	T <sub>A</sub> = +25°C	-1	0.002	1		
			C, E	-10		10		
			M	-100		100		
COM Off Leakage Current (Note 5)	I <sub>COM(OFF)</sub>	V+ = 5.5V, V <sub>NO</sub> = 4.5V, V <sub>COM</sub> = 0V	MAX4051/A	T <sub>A</sub> = +25°C	-1	0.002	1	nA
				C, E	-10		10	
				M	-100		100	
			MAX4052/A, MAX4053/A	T <sub>A</sub> = +25°C	-1	0.002	1	
				C, E	-5		5	
				M	-50		50	
		V+ = 5.5V, V <sub>NO</sub> = 0V, V <sub>COM</sub> = 4.5V or 0V	MAX4051/A	T <sub>A</sub> = +25°C	-1	0.002	1	
				C, E	-10		10	
				M	-100		100	
			MAX4052/A, MAX4053/A	T <sub>A</sub> = +25°C	-1	0.002	1	
				C, E	-5		5	
				M	-50		50	
COM On Leakage Current (Note 5)	I <sub>COM(ON)</sub>	V+ = 5.5V, V <sub>COM</sub> = V <sub>NO</sub> = 4.5V	MAX4051/A	T <sub>A</sub> = +25°C	-1	0.002	1	nA
				C, E	-10		10	
				M	-100		100	
			MAX4052/A, MAX4053/A	T <sub>A</sub> = +25°C	-1	0.002	1	
				C, E	-10		10	
				M	-100		100	
<b>DIGITAL I/O</b>								
ADD, INH Input Logic Threshold High	V <sub>IH</sub>		C, E, M	2.4			V	
ADD, INH Input Logic Threshold Low	V <sub>IL</sub>		C, E, M			0.8	V	
ADD, INH Input Current Logic High or Low	I <sub>IH</sub> , I <sub>IL</sub>	V <sub>ADD</sub> , V <sub>INH</sub> = V+, 0V	C, E, M	-1	0.03	1	μA	
<b>POWER SUPPLY</b>								
V+ Supply Current	I+	INH = ADD = 0V or V+	T <sub>A</sub> = +25°C	-1		1	μA	
			C, E, M			10		

MAX4051/A, MAX4052/A, MAX4053/A

## Low-Voltage, CMOS Analog Multiplexers/Switches

### ELECTRICAL CHARACTERISTICS—Single +5V Supply (continued)

( $V_+ = +4.5V$  to  $+5.5V$ ,  $V_- = 0V$ ,  $T_A = T_{MIN}$  to  $T_{MAX}$ , unless otherwise noted. Typical values are at  $T_A = +25^\circ C$ .)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP (Note 2)	MAX	UNITS
<b>SWITCH DYNAMIC CHARACTERISTICS</b>						
Turn-On Time (Note 6)	$t_{ON}$	Figure 3	$T_A = +25^\circ C$	90	200	ns
			C, E, M		275	
Turn-Off Time (Note 6)	$t_{OFF}$	Figure 3	$T_A = +25^\circ C$	60	125	ns
			C, E, M		175	
Break-Before-Make Delay	$t_{OPEN}$	Figure 4	$T_A = +25^\circ C$	30		ns
Charge Injection (Note 6)	Q	$C_L = 1nF$ , $R_S = 0\Omega$ , $V_{NO} = 0V$ , Figure 5	$T_A = +25^\circ C$	2	10	pC
Off Isolation	$V_{ISO}$	$C_L = 15pF$ , $R_L = 50\Omega$ , $f = 100kHz$ , $V_{NO} = 1V_{RMS}$ , Figure 6	$T_A = +25^\circ C$	< -90		dB
Channel-to-Channel Crosstalk	$V_{CT}$	$C_L = 15pF$ , $R_L = 50\Omega$ , $f = 100kHz$ , $V_{NO} = 1V_{RMS}$ , Figure 6	$T_A = +25^\circ C$	< -90		dB

**Note 2:** The algebraic convention is used in this data sheet; the most negative value is shown in the minimum column.

**Note 3:**  $\Delta R_{ON} = R_{ON(MAX)} - R_{ON(MIN)}$ .

**Note 4:** Flatness is defined as the difference between the maximum and minimum value of on-resistance as measured over the specified analog signal ranges; i.e.,  $V_{NO} = 3V$  to  $0V$  and  $0V$  to  $-3V$ .

**Note 5:** Leakage parameters are 100% tested at maximum-rated hot operating temperature, and guaranteed by correlation at  $T_A = +25^\circ C$ .

**Note 6:** Guaranteed by design, not production tested.

# Low-Voltage, CMOS Analog Multiplexers/Switches

## ELECTRICAL CHARACTERISTICS—Single +3V Supply

(V+ = +3.0V to +3.6V, V- = 0V, T<sub>A</sub> = T<sub>MIN</sub> to T<sub>MAX</sub>, unless otherwise noted. Typical values are at T<sub>A</sub> = +25°C.)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP (Note 2)	MAX	UNITS
<b>ANALOG SWITCH</b>							
Analog Signal Range	V <sub>COM</sub> , V <sub>NO</sub>		C, E, M	V-		V+	V
COM-NO On-Resistance	R <sub>ON</sub>	I <sub>NO</sub> = 1mA, V+ = 3V, V <sub>COM</sub> = 1.5V	T <sub>A</sub> = +25°C		250	525	Ω
			C, E, M			700	
NO Off Leakage Current (Note 5)	I <sub>NO(OFF)</sub>	V+ = 3.6V, V <sub>NO</sub> = 3V, V <sub>COM</sub> = 0V	T <sub>A</sub> = +25°C	-1	0.002	1	nA
			C, E	-10		10	
			M	-100		100	
		V+ = 3.6V, V <sub>NO</sub> = 0V, V <sub>COM</sub> = 3V	T <sub>A</sub> = +25°C	-1	0.002	1	
			C, E	-10		10	
			M	-100		100	
COM Off Leakage Current (Note 5)	I <sub>COM(OFF)</sub>	V+ = 3.6V, V <sub>NO</sub> = 3V, V <sub>COM</sub> = 0V	MAX4051/A	T <sub>A</sub> = +25°C	-1	0.002	1
				C, E	-10		10
				M	-100		100
			MAX4052/A, MAX4053/A	T <sub>A</sub> = +25°C	-1	0.002	1
				C, E	-5		5
				M	-50		50
		V+ = 3.6V, V <sub>NO</sub> = 0V, V <sub>COM</sub> = 3V	MAX4051/A	T <sub>A</sub> = +25°C	-1	0.002	1
				C, E	-10		10
				M	-100		100
			MAX4052/A, MAX4053/A	T <sub>A</sub> = +25°C	-1	0.002	1
				C, E	-5		5
				M	-50		50
COM On Leakage Current (Note 5)	I <sub>COM(ON)</sub>	V+ = 3.6V, V <sub>COM</sub> = V <sub>NO</sub> = 3V	MAX4051/A	T <sub>A</sub> = +25°C	-1	0.002	1
				C, E	-10		10
				M	-100		100
			MAX4052/A, MAX4053/A	T <sub>A</sub> = +25°C	-1	0.002	1
				C, E	-10		10
				M	-100		100
<b>DIGITAL I/O</b>							
ADD, INH Input Logic Threshold High	V <sub>IH</sub>		C, E, M	2.4			V
ADD, INH Input Logic Threshold Low	V <sub>IL</sub>		C, E, M			0.8	V
ADD, INH Input Current Logic High or Low	I <sub>IH</sub> , I <sub>IL</sub>	V <sub>ADD</sub> , V <sub>INH</sub> = V+, 0V	C, E, M	-1	0.03	1	μA
<b>POWER SUPPLY</b>							
V+ Supply Current	I+	INH = ADD = 0V or V+	T <sub>A</sub> = +25°C	-1		1	μA
			C, E, M			10	

MAX4051/A, MAX4052/A, MAX4053/A

## Low-Voltage, CMOS Analog Multiplexers/Switches

### ELECTRICAL CHARACTERISTICS—Single +3V Supply (continued)

(V+ = +3.0V to +3.6V, V- = 0V, T<sub>A</sub> = T<sub>MIN</sub> to T<sub>MAX</sub>, unless otherwise noted. Typical values are at T<sub>A</sub> = +25°C.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP (Note 2)	MAX	UNITS
<b>SWITCH DYNAMIC CHARACTERISTICS</b>						
Turn-On Time (Note 6)	t <sub>ON</sub>	Figure 3	T <sub>A</sub> = +25°C	180	600	ns
			C, E, M		700	
Turn-Off Time (Note 6)	t <sub>OFF</sub>	Figure 3	T <sub>A</sub> = +25°C	100	300	ns
			C, E, M		400	
Break-Before-Make Delay	t <sub>OPEN</sub>	Figure 4	T <sub>A</sub> = +25°C	90		ns
Charge Injection (Note 6)	Q	C <sub>L</sub> = 1nF, R <sub>S</sub> = 0Ω, V <sub>NO</sub> = 0V, Figure 5	T <sub>A</sub> = +25°C	1	10	pC
Off Isolation	V <sub>ISO</sub>	C <sub>L</sub> = 15pF, R <sub>L</sub> = 50Ω, f = 100kHz, V <sub>NO</sub> = 1V <sub>RMS</sub> , Figure 6	T <sub>A</sub> = +25°C	< -90		dB
Channel-to-Channel Crosstalk	V <sub>CT</sub>	C <sub>L</sub> = 15pF, R <sub>L</sub> = 50Ω, f = 100kHz, V <sub>NO</sub> = 1V <sub>RMS</sub> , Figure 6	T <sub>A</sub> = +25°C	< -90		dB

**Note 2:** The algebraic convention is used in this data sheet; the most negative value is shown in the minimum column.

**Note 3:**  $\Delta R_{ON} = R_{ON(MAX)} - R_{ON(MIN)}$ .

**Note 4:** Flatness is defined as the difference between the maximum and minimum value of on-resistance as measured over the specified analog signal ranges; i.e., V<sub>NO</sub> = 3V to 0V and 0V to -3V.

**Note 5:** Leakage parameters are 100% tested at maximum-rated hot operating temperature, and guaranteed by correlation at T<sub>A</sub> = +25°C.









**Note 6:** Guaranteed by design, not production tested.

# Low-Voltage, CMOS Analog Multiplexers/Switches

## Typical Operating Characteristics

( $V_+ = +5V$ ,  $V_- = -5V$ ,  $GND = 0V$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)



MAX4051/A, MAX4052/A, MAX4053/A



# Low-Voltage, CMOS Analog Multiplexers/Switches

## Typical Operating Characteristics (continued)

(V+ = +5V, V- = -5V, GND = 0V, TA = +25°C, unless otherwise noted.)



## Pin Descriptions

PIN			NAME	FUNCTION
MAX4051/ MAX4051A	MAX4052/ MAX4052A	MAX4053/ MAX4053A		
13, 1, 15, 2, 14, 5, 12, 4	—	—	NO0–NO7	Analog Switch Inputs 0–7
3	—	—	COM	Analog Switch Common
—	1, 2, 5, 4	—	NO0B–NO3B	Analog Switch “B” Inputs 0–3
—	3	15	COMB	Analog Switch “B” Common
—	—	1	NOB	Analog Switch “B” Normally Open Input
—	—	2	NCB	Analog Switch “B” Normally Closed Input
—	—	3	NOA	Analog Switch “A” Normally Open Input
—	—	5	NCA	Analog Switch “A” Normally Closed Input
6	6	6	INH	Digital Inhibit Input. Normally connect to GND. Can be driven to logic high to set all switches off.
7	7	7	V-	Negative Analog Supply Voltage Input. Connect to GND for single-supply operation.
8	8	8	GND	Ground. Connect to digital ground. (Analog signals have no ground reference; they are limited to V+ and V-.)
9	9	9	ADDA	Digital Address “A” Input
10	10	10	ADDB	Digital Address “B” Input
11	—	11	ADDC	Digital Address “C” Input
—	12, 15, 14, 11	—	NO0A–NO3A	Analog Switch “A” Inputs 0–3
—	13	4	COMA	Analog Switch “A” Common
—	—	12	NCC	Analog Switch “C” Normally Closed Input
—	—	13	NOC	Analog Switch “C” Normally Open Input
—	—	14	COMC	Analog Switch “C” Common
16	16	16	V+	Positive Analog and Digital Supply Voltage Input

**Note:** NO, NC, and COM pins are identical and interchangeable. Any may be considered an input or output; signals pass equally well in both directions.

# Low-Voltage, CMOS Analog Multiplexers/Switches

MAX4051/A, MAX4052/A, MAX4053/A

**Table 1. Truth Table/Switch Programming**

INH	ADDRESS BITS			ON SWITCHES		
	ADDC*	ADDB	ADDA	MAX4051/ MAX4051A	MAX4052/ MAX4052A	MAX4053/ MAX4053A
1	X	X	X	All switches open	All switches open	All switches open
0	0	0	0	COM-NO0	COMB-NO0B, COMC-NO0C	COMA-NCA, COMB-NCB, COMC-NCC
0	0	0	1	COM-NO1	COMB-NO1B, COMC-NO1C	COMA-NOA, COMB-NCB, COMC-NCC
0	0	1	0	COM-NO2	COMB-NO2B, COMC-NO2C	COMA-NCA, COMB-NOB, COMC-NCC
0	0	1	1	COM-NO3	COMB-NO3B, COMC-NO3C	COMA-NOA, COMB-NOB, COMC-NCC
0	1	0	0	COM-NO4	COMB-NO0B, COMC-NO0C	COMA-NCA, COMB-NCB, COMC-NOC
0	1	0	1	COM-NO5	COMB-NO1B, COMC-NO1C	COMA-NOA, COMB-NCB, COMC-NOC
0	1	1	0	COM-NO6	COMB-NO2B, COMC-NO2C	COMA-NCA, COMB-NOB, COMC-NOC
0	1	1	1	COM-NO7	COMB-NO3B, COMC-NO3C	COMA-NOA, COMB-NOB, COMC-NOC

X = Don't care \* ADDC not present on MAX4052.

**Note:** NO and COM pins are identical and interchangeable. Either may be considered an input or output; signals pass equally well in either direction.

## Applications Information

### Power-Supply Considerations

#### Overview

The MAX4051/MAX4052/MAX4053 and MAX4051A/MAX4052A/MAX4053A construction is typical of most CMOS analog switches. They have three supply pins: V+, V-, and GND. V+ and V- are used to drive the internal CMOS switches and set the limits of the analog voltage on any switch. Reverse ESD-protection diodes are internally connected between each analog signal pin and both V+ and V-. If any analog signal exceeds V+ or V-, one of these diodes will conduct. During normal operation, these (and other) reverse-biased ESD diodes leak, forming the only current drawn from V+ or V-.

Virtually all the analog leakage current comes from the ESD diodes. Although the ESD diodes on a given signal pin are identical, and therefore fairly well balanced, they are reverse biased differently. Each is biased by either V+ or V- and the analog signal. This means their leakages will vary as the signal varies. The *difference* in the two diode leakages to the V+ and V- pins constitutes the analog signal path leakage current. All analog leakage current flows between each pin and one of the supply terminals, not to the other switch terminal. This is why both sides of a given switch can show leakage currents of either the same or opposite polarity.

There is no connection between the analog signal paths and GND.

## Low-Voltage, CMOS Analog Multiplexers/Switches

V+ and GND power the internal logic and logic-level translators, and set both the input and output logic limits. The logic-level translators convert the logic levels into switched V+ and V- signals to drive the gates of the analog signals. This drive signal is the only connection between the logic supplies (and signals) and the analog supplies. V+ and V- have ESD-protection diodes to GND.

The logic-level thresholds are TTL/CMOS compatible when V+ is +5V. As V+ rises, the threshold increases slightly, so when V+ reaches +12V, the threshold is about 3.1V; above the TTL-guaranteed high-level minimum of 2.8V, but still compatible with CMOS outputs.

### Bipolar Supplies

These devices operate with bipolar supplies between  $\pm 3.0\text{V}$  and  $\pm 8\text{V}$ . The V+ and V- supplies need not be symmetrical, but their sum cannot exceed the absolute maximum rating of +17V.

### Single Supply

These devices operate from a single supply between +3V and +16V when V- is connected to GND. All of the bipolar precautions must be observed. At room temperature, they actually "work" with a single supply at near or below +1.7V, although as supply voltage decreases, switch on-resistance and switching times become very high.

### Overvoltage Protection

Proper power-supply sequencing is recommended for all CMOS devices. Do not exceed the absolute maximum ratings, because stresses beyond the listed ratings can cause permanent damage to the devices. Always sequence V+ on first, then V-, followed by the logic inputs (NO) and by COM. If power-supply sequencing is not possible, add two small signal diodes (D1, D2) in series with the supply pins for overvoltage protection (Figure 1).

Adding diodes reduces the analog signal range to one diode drop below V+ and one diode drop above V-, but does not affect the devices' low switch resistance and low leakage characteristics. Device operation is unchanged, and the difference between V+ and V- should not exceed 17V. These protection diodes are not recommended when using a single supply if signal levels must extend to ground.




Figure 1. Overvoltage Protection Using External Blocking Diodes

### High-Frequency Performance

In  $50\Omega$  systems, signal response is reasonably flat up to 50MHz (see *Typical Operating Characteristics*). Above 20MHz, the on response has several minor peaks which are highly layout dependent. The problem is not turning the switch on, but turning it off. The off-state switch acts like a capacitor, and passes higher frequencies with less attenuation. At 10MHz, off isolation is about -45dB in  $50\Omega$  systems, becoming worse (approximately 20dB per decade) as frequency increases. Higher circuit impedances also make off isolation worse. Adjacent channel attenuation is about 3dB above that of a bare IC socket, and is entirely due to capacitive coupling.

# Low-Voltage, CMOS Analog Multiplexers/Switches

## Test Circuits/Timing Diagrams

MAX4051/A, MAX4052/A, MAX4053/A




Figure 2. Address Transition Time

# Low-Voltage, CMOS Analog Multiplexers/Switches

MAX4051/A, MAX4052/A, MAX4053/A




Figure 3. Enable Switching Time

# Low-Voltage, CMOS Analog Multiplexers/Switches

MAX4051/A, MAX4052/A, MAX4053/A




Figure 4. Break-Before-Make Interval




Figure 5. Charge Injection

## Low-Voltage, CMOS Analog Multiplexers/Switches




Figure 6. Off Isolation, On Loss, and Crosstalk





Figure 7. NO/COM Capacitance




# Low-Voltage, CMOS Analog Multiplexers/Switches

Chip Topographies (continued)



TRANSISTOR COUNT: 161  
SUBSTRATE CONNECTED TO V+.



TRANSISTOR COUNT: 161  
SUBSTRATE CONNECTED TO V+.

# Low-Voltage, CMOS Analog Multiplexers/Switches

## Package Information

MAX4051/A, MAX4052/A, MAX4053/A

**Plastic DIP  
PLASTIC  
DUAL-IN-LINE  
PACKAGE  
(0.300 in.)**

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	—	0.200	—	5.08
A1	0.015	—	0.38	—
A2	0.125	0.175	3.18	4.45
A3	0.055	0.080	1.40	2.03
B	0.016	0.022	0.41	0.56
B1	0.045	0.065	1.14	1.65
C	0.008	0.012	0.20	0.30
D1	0.005	0.080	0.13	2.03
E	0.300	0.325	7.62	8.26
E1	0.240	0.310	6.10	7.87
e	0.100	—	2.54	—
eA	0.300	—	7.62	—
eB	—	0.400	—	10.16
L	0.115	0.150	2.92	3.81

PKG.	DIM	PINS	INCHES		MILLIMETERS	
			MIN	MAX	MIN	MAX
P	D	8	0.348	0.390	8.84	9.91
P	D	14	0.735	0.765	18.67	19.43
P	D	16	0.745	0.765	18.92	19.43
P	D	18	0.885	0.915	22.48	23.24
P	D	20	1.015	1.045	25.78	26.54
N	D	24	1.14	1.265	28.96	32.13

21-0043A

**Narrow SO  
SMALL-OUTLINE  
PACKAGE  
(0.150 in.)**

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.053	0.069	1.35	1.75
A1	0.004	0.010	0.10	0.25
B	0.014	0.019	0.35	0.49
C	0.007	0.010	0.19	0.25
E	0.150	0.157	3.80	4.00
e	0.050		1.27	
H	0.228	0.244	5.80	6.20
L	0.016	0.050	0.40	1.27


DIM	PINS	INCHES		MILLIMETERS	
		MIN	MAX	MIN	MAX
D	8	0.189	0.197	4.80	5.00
D	14	0.337	0.344	8.55	8.75
D	16	0.386	0.394	9.80	10.00

21-0041A

MAX4051/A, MAX4052/A, MAX4053/A

# Low-Voltage, CMOS Analog Multiplexers/Switches

Packaging Information (continued)



Maxim cannot assume responsibility for use of any circuitry other than circuitry entirely embodied in a Maxim product. No circuit patent licenses are implied. Maxim reserves the right to change the circuitry and specifications without notice at any time.

20 \_\_\_\_\_ Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 (408) 737-7600

© 1996 Maxim Integrated Products

Printed USA

**MAXIM** is a registered trademark of Maxim Integrated Products.



# MAXIM

## Regulated 5V Charge-Pump DC-DC Converter

MAX619

### General Description

The MAX619 step-up charge-pump DC-DC converter delivers a regulated 5V  $\pm 4\%$  output at 50mA over temperature. The input voltage range is 2V to 3.6V (two battery cells).

The complete MAX619 circuit fits into less than 0.1in<sup>2</sup> of board space because it requires only four external capacitors: two 0.22 $\mu$ F flying capacitors, and 10 $\mu$ F capacitors at the input and output.


Low operating supply current (150 $\mu$ A max) and low shutdown supply current (1 $\mu$ A max) make this device ideal for small, portable, and battery-powered applications. When shut down, the load is disconnected from the input.

The MAX619 is available in 8-pin DIP and SO packages.

### Applications

- Two Battery Cells to 5V Conversion
- Local 3V-to-5V Conversion
- Portable Instruments & Handy-Terminals
- Battery-Powered Microprocessor-Based Systems
- 5V Flash Memory Programmer
- Minimum Component DC-DC Converters
- Remote Data-Acquisition Systems
- Compact 5V Op-Amp Supply
- Regulated 5V Supply from Lithium Backup Battery
- Switching Drive Voltage for MOSFETs in Low-Voltage Systems

### Pin Configuration



### Features


- ◆ **Regulated 5V  $\pm 4\%$  Charge Pump**
- ◆ **Output Current Guaranteed over Temperature**  
20mA ( $V_{IN} \geq 2V$ )  
50mA ( $V_{IN} \geq 3V$ )
- ◆ **2V to 3.6V Input Range**
- ◆ **No Inductors; Very Low EMI Noise**
- ◆ **Ultra-Small Application Circuit (0.1in<sup>2</sup>)**
- ◆ **Uses Small, Inexpensive Capacitors**
- ◆ **500kHz Internal Oscillator**
- ◆ **Logic-Controlled 1 $\mu$ A Max Shutdown Supply Current**
- ◆ **Shutdown Disconnects Load from Input**
- ◆ **8-Pin DIP and SO Packages**

### Ordering Information

PART	TEMP. RANGE	PIN-PACKAGE
MAX619CPA	0°C to +70°C	8 Plastic DIP
MAX619CSA	0°C to +70°C	8 SO
MAX619C/D	0°C to +70°C	Dice*
MAX619EPA	-40°C to +85°C	8 Plastic DIP
MAX619ESA	-40°C to +85°C	8 SO
MAX619MJA	-55°C to +125°C	8 CERDIP

\* Dice are specified at  $T_A = +25^\circ\text{C}$ .

### Typical Operating Circuit



MAXIM

Maxim Integrated Products 1

For free samples & the latest literature: <http://www.maxim-ic.com>, or phone 1-800-998-8800

# Regulated 5V Charge-Pump DC-DC Converter

MAX619

## ABSOLUTE MAXIMUM RATINGS

V <sub>IN</sub> to GND	-0.3V to +5.5V
V <sub>OUT</sub> to GND	-0.3V to +5.5V
SHDN to GND	-0.3V to (V <sub>IN</sub> + 0.3V)
I <sub>OUT</sub> Continuous (Note 1)	120mA
Continuous Power Dissipation (T <sub>A</sub> = +70°C)	
Plastic DIP (derate 9.09mW/°C above +70°C)	727mW
SO (derate 5.88mW/°C above +70°C)	471mW
CERDIP (derate 8.00mW/°C above +70°C)	640mW

## Operating Temperature Ranges

MAX619C	0°C to +70°C
MAX619E	-40°C to +85°C
MAX619MJA	-55°C to +125°C
Storage Temperature Range	-65°C to +165°C
Lead Temperature (soldering, 10sec)	+300°C

**Note 1:** The MAX619 is not short-circuit protected.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

## ELECTRICAL CHARACTERISTICS

(V<sub>IN</sub> = 2V to 3.6V, C1 = C2 = 0.22μF, C3 = C4 = 10μF, T<sub>A</sub> = T<sub>MIN</sub> to T<sub>MAX</sub>, unless otherwise noted. Typical values are at T<sub>A</sub> = +25°C.)








PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS	
Input Voltage	V <sub>IN</sub>		2		3.6	V	
Output Voltage	V <sub>OUT</sub>	2.0V ≤ V <sub>IN</sub> ≤ 3.6V, 0mA ≤ I <sub>OUT</sub> ≤ 20mA	4.8	5.0	5.2	V	
		3.0V ≤ V <sub>IN</sub> ≤ 3.6V, 0mA ≤ I <sub>OUT</sub> ≤ 50mA, MAX619C					
		3.0V ≤ V <sub>IN</sub> ≤ 3.6V, 0mA ≤ I <sub>OUT</sub> ≤ 45mA, MAX619E					
		3.0V ≤ V <sub>IN</sub> ≤ 3.6V, 0mA ≤ I <sub>OUT</sub> ≤ 40mA, MAX619M					
Output Ripple	V <sub>RIPPLE</sub>	No load to full load		100		mV	
No-Load Supply Current	I <sub>IN</sub>	2V ≤ V <sub>IN</sub> ≤ 3.6V, I <sub>OUT</sub> = 0mA		75	170	μA	
Shutdown Supply Current		2V ≤ V <sub>IN</sub> ≤ 3.6V, I <sub>OUT</sub> = 0mA, V <sub>SHDN</sub> = V <sub>IN</sub>	MAX619C/E		0.02	1	μA
			MAX619M			10	
Efficiency	Eff	V <sub>IN</sub> = 3V, I <sub>OUT</sub> = 20mA		82		%	
		V <sub>IN</sub> = 3V, I <sub>OUT</sub> = 30mA		82			
		V <sub>IN</sub> = 2V, I <sub>OUT</sub> = 20mA		80			
Switching Frequency		At full load		500		kHz	
SHDN Input Threshold	V <sub>IH</sub>		0.7 × V <sub>IN</sub>			V	
	V <sub>IL</sub>				0.4		
SHDN Input Current	I <sub>IH</sub>	V <sub>SHDN</sub> = V <sub>IN</sub>	MAX619C/E		±1	μA	
			MAX619M		±10		

# Regulated 5V Charge-Pump DC-DC Converter


## Typical Operating Characteristics

(T<sub>A</sub> = +25°C, unless otherwise noted.)

MAX619



TOP TRACE: OUTPUT CURRENT, 0mA to 25mA, 10mA/div  
BOTTOM TRACE: OUTPUT VOLTAGE, 5mV/div, AC-COUPLED



R<sub>LOAD</sub> = 250Ω, V<sub>OUT</sub> = 5V, I<sub>OUT</sub> = 20mA  
TOP TRACE: V<sub>IN</sub> = 2V to 3V, 1V/div  
BOTTOM TRACE: OUTPUT VOLTAGE, 50mV/div, AC-COUPLED

## Regulated 5V Charge-Pump DC-DC Converter

### Pin Description

PIN	NAME	FUNCTION
1	C1+	Positive Terminal for C1
2	IN	Input Supply Voltage
3	OUT	+5V Output Voltage. $V_{OUT} = 0V$ when in shutdown mode.
4	C2+	Positive Terminal for C2
5	C2-	Negative Terminal for C2
6	GND	Ground
7	SHDN	Active-High CMOS Logic-Level Shutdown Input
8	C1-	Negative Terminal for C1

### Detailed Description

#### Operating Principle

The MAX619 provides a regulated 5V output from a 2V to 3.6V (two battery cells) input. Internal charge pumps and external capacitors generate the 5V output, eliminating the need for inductors. The output voltage is regulated to  $5V \pm 4\%$  by a pulse-skipping controller that turns on the charge pump when the output voltage begins to droop.

To maintain the greatest efficiency over the entire input voltage range, the MAX619's internal charge pump operates as a voltage doubler when  $V_{IN}$  ranges from 3.0V to 3.6V, and as a voltage tripler when  $V_{IN}$  ranges from 2.0V to 2.5V. When  $V_{IN}$  ranges from 2.5V to 3.0V,

the MAX619 switches between doubler and tripler mode on alternating cycles, making a  $2.5 \times V_{IN}$  charge pump. To further enhance efficiency over the input range, an internal comparator selects the higher of  $V_{IN}$  or  $V_{OUT}$  to run the MAX619's internal circuitry. Efficiency with  $V_{IN} = 2V$  and  $I_{OUT} = 20mA$  is typically 80%.

Figure 1 shows a detailed block diagram of the MAX619. In tripler mode, when the S1 switches close, the S2 switches open and capacitors C1 and C2 charge up to  $V_{IN}$ . On the second half of the cycle, C1 and C2 are connected in series between IN and OUT when the S1 switches open and the S2 switches close, as shown in Figure 1. In doubler mode, only C2 is used.

During one oscillator cycle, energy is transferred from the input to the charge-pump capacitors, and then from the charge-pump capacitors to the output capacitor and load. The number of cycles within a given time frame increases as the load increases or as the input supply voltage decreases. In the limiting case, the charge pumps operate continuously, and the oscillator frequency is nominally 500kHz.

#### Shutdown Mode

The MAX619 enters low-power shutdown mode when SHDN is a logic high. SHDN is a CMOS-compatible input. In shutdown mode, the charge-pump switching action is halted, OUT is disconnected from IN, and  $V_{OUT}$  falls to 0V. Connect SHDN to ground for normal operation. When  $V_{IN} = 3.6V$ ,  $V_{OUT}$  typically reaches 5V in 0.5ms under no-load conditions after SHDN goes low.

# Regulated 5V Charge-Pump DC-DC Converter

MAX619




Figure 1. Block Diagram

## Regulated 5V Charge-Pump DC-DC Converter

### Applications Information

#### Capacitor Selection

##### Charge-Pump Capacitors C1 and C2

The values of charge-pump capacitors C1 and C2 are critical to ensure adequate output current and avoid excessive peak currents. Use values in the range of 0.22 $\mu$ F to 1.0 $\mu$ F. Larger capacitors (up to 50 $\mu$ F) can be used, but larger capacitors will increase output ripple. Ceramic or tantalum capacitors are recommended.

##### Input and Output Capacitors, C3 and C4

The type of input bypass capacitor (C3) and output filter capacitor (C4) used is not critical, but it does affect performance. Tantalums, ceramics, or aluminum electrolytics are suggested. For smallest size, use Sprague 595D106X0010A2 surface-mount capacitors, which measure 3.7mm x 1.8mm (0.146in x 0.072in). For lowest ripple, use large, low effective-series-resistance (ESR) ceramic or tantalum capacitors. For lowest cost, use aluminum electrolytic or tantalum capacitors.

Figure 2 shows the component values for proper operation using minimal board space. The input bypass capacitor (C3) and output filter capacitor (C4) should both be at least 10 $\mu$ F when using aluminum electrolytics or Sprague's miniature 595D series of tantalum chip capacitors.

When using ceramic capacitors, the values of C3 and C4 can be reduced to 2 $\mu$ F and 1 $\mu$ F, respectively. If the input supply source impedance is very low, C3 may not be necessary.

Many capacitors exhibit 40% to 50% variation over temperature. Compensate for capacitor temperature coefficient by selecting a larger nominal value to ensure proper operation over temperature. Table 1 lists capacitor suppliers.




Figure 2. Two-Cell to 5V Application Circuit

Table 1. Capacitor Suppliers

SUPPLIER	PHONE NUMBER	FAX NUMBER	CAPACITOR	CAPACITOR TYPE*
Murata Erie	(814) 237-1431	(814) 238-0490	GRM42-6Z5U10M50	0.1 $\mu$ F ceramic (SM)
			GRM42-6Z5U22M50	0.22 $\mu$ F ceramic (SM)
			RPI123Z5U105M50V	1.0 $\mu$ F ceramic (TH)
			RPE121Z5U104M50V	0.1 $\mu$ F ceramic (TH)
Sprague Electric (smallest size)	(603) 224-1961 (207) 327-4140	(603) 224-1430 (207) 324-7223	595D106X0010A2	10 $\mu$ F tantalum (SM)

\* **Note:** (SM) denotes surface-mount component, (TH) denotes through-hole component.

# Regulated 5V Charge-Pump DC-DC Converter

## Layout Considerations

The MAX619's high oscillator frequency makes good layout important. A good layout ensures stability and helps maintain the output voltage under heavy loads. For best performance, use very short connections to the capacitors.

## Paralleling Devices

Two MAX619s can be placed in parallel to increase output drive capability. The IN, OUT, and GND pins can be paralleled, but C1 and C2 pins cannot. The input bypass capacitor and output filter capacitor are, to some extent, shared when two circuits are paralleled. If the circuits are physically close together, it may be possible to use a single bypass and a single output capacitor, each with twice the value of the single circuit. If the MAX619s cannot be placed close together, use separate bypass and output capacitors. The amount of output ripple observed will determine whether single input bypass and output filter capacitors can be used.





Figure 3. Paralleling Two MAX619s

## Chip Topography



TRANSISTOR COUNT: 599;  
SUBSTRATE CONNECTED TO GND.

MAX619